本申请公开了一种数据处理方法、装置、设备及可读存储介质。本申请公开的方法应用于FPGA验证平台，包括：利用至少一个数据接口接收待处理的数据帧；按照存储起止地址将数据帧存储至FPGA验证平台中的存储器；对数据帧进行匹配校验，若匹配校验未通过，则保留存储起止地址，以便按照存储起止地址覆盖式存储新的数据帧至存储器；实时统计存储器的剩余空间，若剩余空间小于预设阈值，则按照读取起止地址读取存储器中的已存数据帧，更新读取起止地址和存储起止地址。本申请利用存储起止地址和读取起止地址对同一存储器进行管理，能够避免数据占用较多存储资源，本申请提供的一种数据处理装置、设备及可读存储介质，也同样具有上述技术效果。