本申请案涉及用于存储器单元的感测技术。描述用于使锁存器能够感测存储器单元的逻辑状态的方法、系统及装置。与存储器单元耦合的晶体管可经由所述晶体管的一或多个寄生电容将与所述存储器单元相关联的第一电压提升到第二电压。所述第二电压可经产生于感测组件的第一节点上，且所述第二电压可通过将电压施加于与所述感测组件的电容器耦合的移位节点移位到所述感测组件的第一节点处的第三电压。类似提升及移位操作可经执行以在所述感测组件的第二节点上产生参考电压。所述感测组件可通过与所述参考电压比较来感测所述存储器单元的所述状态。