本发明公开了一种提高时间戳精度的方法及系统，涉及时间同步领域，该方法包括将秒脉冲信号或OTN业务处理芯片输出的帧定位标识信号发送至FPGA的LVDS SERDES接口；通过LVDS SERDES接口得到帧定位标识信号的上升沿位置，同时生成一个实时时间采样指示信号，并取当前的实时时间作为初始时间戳T；基于实时时间采样指示信号对应的非零采样值，生成采样误差补偿值△t1；基于统计结果得到当前的过采样状态，且不同的过采样状态对应不同的过采样误差补偿值△t2，则最终的时间戳等于初始时间戳T、采样误差补偿值△t1和过采样误差补偿值△t2三者之和。本发明实施简单，对FPGA器件的时序要求较低。