本发明公开了一种带有死区时间控制的全GaN集成栅驱动电路，通过增强型GaN晶体管实现全GaN集成的基本数字逻辑门电路，即低功耗非门子电路和与非门子电路，进一步利用这些基本数字逻辑门电路并引入反馈结构实现了带有死区时间控制的全GaN集成栅驱动电路。电路有效避免半桥结构中高侧功率器件与低侧功率器件同时打开而发生穿通现象，同时，在非门和与非门的设计上通过采用主、次侧结合的方式，有效降低了电路的静态漏电，为今后功率转化电路中驱动级和功率级的全GaN集成打下基础。