-
公开(公告)号：CN114564907B
公开(公告)日：2024-10-01
申请号：CN202210195724.0
申请日：2022-03-01
申请人： 电子科技大学 , 电子科技大学广东电子信息工程研究院
IPC分类号： G06F30/367 , H01L29/778
摘要： 本发明公开一种GaN HEMT器件阈值电压及漏极电流模型的建立方法。本发明以薛定谔泊松方程、费米狄拉克统计为基础，考虑氮化镓HEMT器件高频、高漏源电压开关条件下阈值电压漂移，基于陷阱中心对沟道载流子的捕获与释放效应，将器件阈值电压漂移模型构建为与器件漏源电压和器件开关频率相关，并基于此构建出可适用于不同漏源电压和开关频率下氮化镓高电子迁移率晶体管阈值电压及漏极电流的解析模型。本发明的GaN HEMT器件阈值电压及漏极电流模型建立方法，解决了目前主流模型在电路仿真平台中无法预测GaN HEMT器件在不同频率不同漏源电压下的阈值电压漂移与电流崩塌现象的缺陷，提升了GaN HEMT器件模型对阈值电压及漏极电流的预测精度。
-
公开(公告)号：CN114374376B
公开(公告)日：2023-04-25
申请号：CN202210033085.8
申请日：2022-01-12
申请人： 电子科技大学 , 电子科技大学广东电子信息工程研究院
IPC分类号： H03K7/08
摘要： 本发明公开了一种高频硅基GaN单片集成PWM电路，基于P‑GaN栅增强型GaN集成工艺平台下的E‑mode GaN晶体管、2DEG电阻和MIM电容进行三级比较器等结构设计，并以此为基础实现迟滞比较器、锯齿波电路和整体PWM电路的设计。本发明基于增强型GaN晶体管进行三级比较器电路拓扑设计优化反馈回路，从而实现高鲁棒性锯齿波电路设计；PWM单片集成电路同时集成反馈电阻以及GaN MIM电容，极大减小电路设计中的寄生效应，可更容易满足PWM模块方案的高频需求。该电路方案不仅更易实现GaN功率芯片单片集成，而且可避免D‑mode N型沟道晶体管存在的栅极长期可靠性等问题。本发明提出的高频硅基GaN单片集成PWM电路为未来实现更加紧凑的功率转换解决方案提供基础。
-
公开(公告)号：CN114564907A
公开(公告)日：2022-05-31
申请号：CN202210195724.0
申请日：2022-03-01
申请人： 电子科技大学 , 电子科技大学广东电子信息工程研究院
IPC分类号： G06F30/367 , H01L29/778
摘要： 本发明公开一种GaN HEMT器件阈值电压及漏极电流模型的建立方法。本发明以薛定谔泊松方程、费米狄拉克统计为基础，考虑氮化镓HEMT器件高频、高漏源电压开关条件下阈值电压漂移，基于陷阱中心对沟道载流子的捕获与释放效应，将器件阈值电压漂移模型构建为与器件漏源电压和器件开关频率相关，并基于此构建出可适用于不同漏源电压和开关频率下氮化镓高电子迁移率晶体管阈值电压及漏极电流的解析模型。本发明的GaN HEMT器件阈值电压及漏极电流模型建立方法，解决了目前主流模型在电路仿真平台中无法预测GaN HEMT器件在不同频率不同漏源电压下的阈值电压漂移与电流崩塌现象的缺陷，提升了GaN HEMT器件模型对阈值电压及漏极电流的预测精度。
-
公开(公告)号：CN114374376A
公开(公告)日：2022-04-19
申请号：CN202210033085.8
申请日：2022-01-12
申请人： 电子科技大学 , 电子科技大学广东电子信息工程研究院
IPC分类号： H03K7/08
摘要： 本发明公开了一种高频硅基GaN单片集成PWM电路，基于P‑GaN栅增强型GaN集成工艺平台下的E‑mode GaN晶体管、2DEG电阻和MIM电容进行三级比较器等结构设计，并以此为基础实现迟滞比较器、锯齿波电路和整体PWM电路的设计。本发明基于增强型GaN晶体管进行三级比较器电路拓扑设计优化反馈回路，从而实现高鲁棒性锯齿波电路设计；PWM单片集成电路同时集成反馈电阻以及GaN MIM电容，极大减小电路设计中的寄生效应，可更容易满足PWM模块方案的高频需求。该电路方案不仅更易实现GaN功率芯片单片集成，而且可避免D‑mode N型沟道晶体管存在的栅极长期可靠性等问题。本发明提出的高频硅基GaN单片集成PWM电路为未来实现更加紧凑的功率转换解决方案提供基础。
-
公开(公告)号：CN118801366A
公开(公告)日：2024-10-18
申请号：CN202411028878.6
申请日：2024-07-30
申请人： 杭州电子科技大学 , 杭电(海宁)信息科技研究院有限公司
IPC分类号： H02J3/00 , G06Q30/0201 , G06Q50/06
摘要： 本发明公开了一种考虑实时需求响应的虚拟电厂两阶段博弈运行优化方法，包括如下步骤：S1、建立两阶段博弈优化模型，所述两阶段博弈优化模型包括日前阶段能源供应侧调度优化模型和日内阶段能量偏差协调优化模型；S2、初始化两阶段博弈优化模型；S3、在两阶段博弈优化模型中，日前阶段能源供应侧调度优化模型通过求解日前DERs和虚拟电厂控制中心的目标函数，获得日前各DERs的能源调度方案、VPP控制中心的购电方案；日内阶段的能量偏差协调优化模型采用迭代算法，获得最小化能量偏差的用户实时用电策略。该方法通过两阶段优化模型得出日前阶段VPP能源供给侧的DERs的能源调度方案以及日内阶段用户侧最小化能量偏差的用户实时用电策略。
-
公开(公告)号：CN114256822A
公开(公告)日：2022-03-29
申请号：CN202111574406.7
申请日：2021-12-21
申请人： 电子科技大学
IPC分类号： H02H9/02
摘要： 本发明属于半导体器件及集成电路技术领域，公开了一种GaN基静电放电(ESD)保护电路解决方案。所述ESD保护电路包含增强型p‑GaN HEMT器件和限流电阻。本发明由触发电路和静电流泄放电路组成，利用增强型p‑GaN HEMT器件的栅漏二极管连接方式控制触发电压，并利用限流电阻控制漏电流和泄放电路，同时利用栅极与源极同电位时，能够反向导通的能力，从而实现二极管组防护电路所不具备的双向防护功能。在相同的防护等级下，该发明与二极管组防护电路相比能显著降低漏电流，从而降低由漏电流引起的功耗。
-
公开(公告)号：CN114256822B
公开(公告)日：2024-05-07
申请号：CN202111574406.7
申请日：2021-12-21
申请人： 电子科技大学
IPC分类号： H02H9/02
摘要： 本发明属于半导体器件及集成电路技术领域，公开了一种GaN基静电放电(ESD)保护电路解决方案。所述ESD保护电路包含增强型p‑GaN HEMT器件和限流电阻。本发明由触发电路和静电流泄放电路组成，利用增强型p‑GaN HEMT器件的栅漏二极管连接方式控制触发电压，并利用限流电阻控制漏电流和泄放电路，同时利用栅极与源极同电位时，能够反向导通的能力，从而实现二极管组防护电路所不具备的双向防护功能。在相同的防护等级下，该发明与二极管组防护电路相比能显著降低漏电流，从而降低由漏电流引起的功耗。
-
公开(公告)号：CN116843504A
公开(公告)日：2023-10-03
申请号：CN202310914200.7
申请日：2023-07-25
申请人： 杭州电子科技大学 , 国网浙江省电力有限公司杭州市钱塘区供电公司
IPC分类号： G06Q50/06 , G06Q50/26 , G06Q10/0637 , G06Q40/06
摘要： 本发明涉及基于能量流—碳流一体化建模的综合能源系统规划方法，包括以下步骤：步骤一：建立基于能量枢纽标准化建模的能量流模型；步骤二：建立基于能量枢纽标准化建模的碳排放流模型；步骤三：建立兼顾经济性和综合能源系统年总碳排放的综合能源系统规划模型，本发明可有效分析各类能源的能量流和碳排放流的互动特性，并可更为精确的计算各个能源设备和整个综合能源系统的碳排放。规划方法中同时兼顾经济性和年总碳排放可对能源设备的选型及容量规划进行调整，能够更准确的分析能源生产消费者对综合能源系统碳排放的影响。
-
公开(公告)号：CN114301044B
公开(公告)日：2022-10-04
申请号：CN202111574397.1
申请日：2021-12-21
申请人： 电子科技大学
IPC分类号： H02H9/04
摘要： 本文涉及一种基于Ⅲ族氮化物的静电放电(ESD)保护电路解决方案。所述ESD保护电路包含二极管、第一晶体管、第二晶体管、第一限流电阻和第二限流电阻。所述的二极管为N个二极管串联，其一个二极管的阳极电连接到另一个二极管的阴极；所述的第一Ⅲ族氮化物晶体管，其漏极具有电连接到所述串联的二极管的阴极，及其漏极具有电连接到第一限流电阻的一端；所述的第一Ⅲ族氮化物晶体管，其栅极具有电连接到所述的第二Ⅲ族氮化物晶体管的源极，及其栅极具有电连接到所述第二限流电阻的一端；所述的第一Ⅲ族氮化物晶体管，其源极具有电连接到所述第二限流电阻的另一端；所述的第二Ⅲ族氮化物晶体管，其漏极具有电连接到第一限流电阻的另一端；所述的第二Ⅲ族氮化物晶体管，其栅极具有电连接到所述串联的二极管的阳极。
-
公开(公告)号：CN113162373B
公开(公告)日：2022-05-24
申请号：CN202110055014.3
申请日：2021-01-15
申请人： 电子科技大学
摘要： 本发明公开了一种带有死区时间控制的全GaN集成栅驱动电路，通过增强型GaN晶体管实现全GaN集成的基本数字逻辑门电路，即低功耗非门子电路和与非门子电路，进一步利用这些基本数字逻辑门电路并引入反馈结构实现了带有死区时间控制的全GaN集成栅驱动电路。电路有效避免半桥结构中高侧功率器件与低侧功率器件同时打开而发生穿通现象，同时，在非门和与非门的设计上通过采用主、次侧结合的方式，有效降低了电路的静态漏电，为今后功率转化电路中驱动级和功率级的全GaN集成打下基础。
-
-
-
-
-
-
-
-
-
搜索结果
17 条记录 (耗时 0.035 秒)
