低延迟分段准循环低密度奇偶校验(QC-LDPC)解码器
摘要:
描述了为正在进行解码过程的码字提供多个消息束的并行处理的系统和方法。实施例提供了低延迟分段式准循环低密度奇偶校验(QC‑LDPC)解码器配置,其中解码处理任务被分配给低延迟分段式QC‑LDPC解码器的不同分段以并行处理多个消息束。低延迟分段式QC‑LDPC解码器实施的分段移位器可被配置以并行处理多束多个边缘路径。并行处理同一校验节点集群(CNC)的多个消息束。另外,并行处理多个CNC的多个消息束。
0/0