一种基于忆阻的一位二进制加法器电路
摘要:
本申请提供一种基于忆阻的一位二进制加法器电路,包括:多个与门,或门以及互补金属氧化物半导体反相器,多个所述与门以及或门是基于忆阻的,通过将相应的互补金属氧化物半导体反相器,与相应的与门、或门以及电路的输入输出端点相连接,来提高线性忆阻器件的速度,缩小体积,降低功耗,提高逻辑密度,可以为处理器和其他计算电路提供更强的计算能力。
0/0