- 专利标题: 用于4T-SRAM单元的堆叠纳米片接入晶体管及其制备方法
-
申请号: CN202210117374.6申请日: 2022-02-08
-
公开(公告)号: CN114512485B公开(公告)日: 2024-02-27
- 发明人: 李聪 , 李高鹏 , 郭增光 , 成善霖 , 游海龙 , 庄奕琪
- 申请人: 西安电子科技大学
- 申请人地址: 陕西省西安市太白南路2号
- 专利权人: 西安电子科技大学
- 当前专利权人: 西安电子科技大学
- 当前专利权人地址: 陕西省西安市太白南路2号
- 代理机构: 陕西电子工业专利中心
- 代理商 王品华; 黎汉华
- 主分类号: H01L27/092
- IPC分类号: H01L27/092 ; H10B10/00 ; H01L21/8238 ; B82Y10/00 ; B82Y40/00
摘要:
本发明公开了一种堆叠纳米片接入晶体管及其制备方法,主要解决现有堆叠纳米片结构无法实现对器件阈值电压、开态驱动能力调整的问题,其包括衬底(1)和位于衬底上部两边的源漏区(3),源漏区之间设有导通控制区,导通控制区自下而上设置有若干个堆叠的P型硅层(2),每个堆叠的P型硅层两边为隔离侧墙(4),隔离侧墙之间的P型硅层表面覆盖有栅介质层(21),P型硅层的下层包裹有下层栅极(22),未被下层栅极包裹的P型硅层上包裹有上层栅极(23),上层栅极与下层栅极之间设有栅隔离层(24)。本发明能实现双栅极对堆叠纳米片结构的阈值电压以及开态驱动能力的调整,且制作工艺简单,可用于4管静态随机存储器。
公开/授权文献
- CN114512485A 用于4T-SRAM单元的堆叠纳米片接入晶体管及其制备方法 公开/授权日:2022-05-17
IPC分类: