一种触发器状态保持电路及方法
摘要:
一种触发器状态保持电路及方法,所述触发器状态保持电路包括:待保存模块、数据保存控制模块、数据恢复控制模块以及SRAM;所述数据保存控制模块至少包括压缩单元;所述数据恢复控制模块至少包括解压缩单元;所述待保存模块包括多个触发器,多个触发器能够连接成扫描链;本申请能够降低集成电路系统进入和退出低功耗模式所花费的时间,以及能够提高集成电路系统的可恢复性、可靠性、安全性。
公开/授权文献
0/0