本发明公开一种自适应的Cache访问电路，包括负载检测模块、访问模式切换电路和两路组关联Cache；所述负载检测模块用于监测CPU负载模块；所述访问模式切换电路用于切换Cache的访问模式；每一路组关联Cache包括一片TAG SRAM、四片DATA SRAM、比较电路和自定时电路。Cache访问电路的实现方法如下：访问模式切换电路根据负载监测模块输出的结果通过选择不同DATA SRAM的内部时钟，实现并行访问模式或自定时串行访问模式的切换，适时满足各个场景的要求。本发明在低负载情况采用自定时串行访问方式，能降低不命中时DATA SRAM的访问功耗；在高负载情况下，采用并行访问模式实现高性能访问。