本发明公开了一种面向多芯粒组合芯片的片上网络仿真系统，包括：片上网络生成单元，用于根据多芯粒组合芯片特征生成片上网络的抽象模型；数据路由仿真单元，用于对数据包在片上网络的运行进行仿真并输出数据在片上网络的仿真时间、路由所需的总周期数以及每个数据包的平均延迟。本申请通过在每个芯粒加上片间路由器并与芯粒内部的片内路由器相连，形成异构双层拓扑网络，使之可以仿真不同芯粒间的处理单元交互。对多芯粒芯片设计提供了性能评估，有利于芯片设计初期的探索；可灵活配置多芯粒芯片的各项参数，对不同规模的多芯粒芯片进行仿真。