本发明提供一种存储器内的可配置运算单元，包括第一输入晶体管、第一权重晶体管、第一电阻器、第二输入晶体管、第二权重晶体管、以及第二电阻器。第一输入晶体管、第一权重晶体管及第一电阻器串联耦接于第一读出位线与共同信号线之间，其中第一输入晶体管耦接第一输入位线，并且第一权重晶体管接收第一权重位。第二输入晶体管、第二权重晶体管及第二电阻器串联耦接于第一读出位线与共同信号线之间，其中第二输入晶体管耦接第二输入位线，并且第二权重晶体管接收第二权重位。