-
公开(公告)号：CN111289014B
公开(公告)日：2022-11-08
申请号：CN201811526399.1
申请日：2018-12-13
申请人： 财团法人工业技术研究院
摘要： 一种位置编码装置与方法，位置编码装置包括感测装置、滤波装置、校正装置与补偿装置。感测装置感测移动装置的运动，产生第一与第二信号。滤波装置对第一与第二信号滤波，以产生第一与第二滤波信号。校正装置对第一与第二滤波信号进行撷取，取得第一与第二滤波信号的时间和相位信息，并对第一与第二滤波信号进行增益及偏移校正，且通过第一与第二回授信号及第一与第二滤波信号的时间和相位信息，对第一与第二滤波信号进行相位校正，以产生第一与第二校正信号。补偿装置依据查询表，对第一与第二校正信号进行补偿，以产生第一与第二位置编码信号。
-
公开(公告)号：CN103093810A
公开(公告)日：2013-05-08
申请号：CN201310013602.6
申请日：2013-01-15
申请人： 财团法人工业技术研究院
CPC分类号： G11C7/1072 , G11C13/0002 , G11C13/004 , G11C13/0069 , G11C2013/0047 , G11C2013/0054 , G11C2013/0076
摘要： 一种电阻式存储器装置，包括存储器阵列、读取电路、写回逻辑电路以及写回电路。读取电路读取一被选择的存储器单元内所存储的数据，并产生第一控制信号。写回逻辑电路根据第一控制信号与第二控制信号产生写回控制信号。写回电路根据写回控制信号以及一写回电压对被选择的存储器单元执行写回操作，使得被选择的存储器单元的一电阻状态由一低电阻状态转换为一高电阻状态，并且根据被选择的存储器单元的电阻状态产生第二控制信号。
-
公开(公告)号：CN105304607B
公开(公告)日：2018-11-23
申请号：CN201410530860.6
申请日：2014-10-10
申请人： 财团法人工业技术研究院
IPC分类号： H01L23/522
CPC分类号： H01F27/2804 , H01F2027/2809 , H01L2924/0002 , H01L2924/00
摘要： 一种三维对称型垂直变压器包括主线圈的第一与第二路径位于对称线的不同侧。第一与第二路径的第一端分别为主线圈的第一端与第二端。第一与第二路径的第二端相互连接。第一路径的二部份路径以硅穿孔相互连接。第二路径的二部份路径以硅穿孔相互连接。变压器的副线圈的第三与第四路径位于对称线的不同侧。第三与第四路径的第一端分别为副线圈的第一端与第二端。第三与第四路径的第二端相互连接。第三路径的二部份路径以硅穿孔相互连接。第四路径的二部份路径以硅穿孔相互连接。
-
公开(公告)号：CN103904136A
公开(公告)日：2014-07-02
申请号：CN201310516070.8
申请日：2013-10-28
申请人： 财团法人工业技术研究院
IPC分类号： H01L29/92
CPC分类号： H01L23/481 , H01L27/0808 , H01L29/93 , H01L29/94 , H01L2924/0002 , H01L2924/00
摘要： 本发明揭露一种变容器。一基底具有第一表面与第二表面以及位于上述基底的第一开口以及第二开口。一导电材料填充于上述第一与第二开口，以分别形成一第一晶圆穿孔以及一第二晶圆穿孔。一第一电容耦接于上述第一晶圆穿孔以及一第一端点之间。一第二电容耦接于上述第二晶圆穿孔以及一第二端点之间。上述第一晶圆穿孔以及上述第二晶圆穿孔之间的一空乏区电容的电容值是由施加于上述第一以及第二晶圆穿孔的一偏压电压所决定。
-
公开(公告)号：CN115248364A
公开(公告)日：2022-10-28
申请号：CN202111457916.6
申请日：2021-12-02
申请人： 财团法人工业技术研究院
IPC分类号： G01R31/26
摘要： 一种高频元件测试装置，包括测试键以及一测试模块。测试键包括对称排列的一前级键及一后级键，其具有一致的电气长度及特性阻抗。测试模块用以测量该前级键与该后级键直通连接的S参数及加入一待测物于该前级键与该后级键之间的结构的S参数，该测试模块以频域计算并将S参数转换成ABCD参数矩阵，再以矩阵开根运算及反矩阵运算得到一去嵌入的待测物的ABCD参数。
-
公开(公告)号：CN103904136B
公开(公告)日：2018-03-09
申请号：CN201310516070.8
申请日：2013-10-28
申请人： 财团法人工业技术研究院
IPC分类号： H01L29/92
CPC分类号： H01L23/481 , H01L27/0808 , H01L29/93 , H01L29/94 , H01L2924/0002 , H01L2924/00
摘要： 本发明揭露一种变容器。一基底具有第一表面与第二表面以及位于上述基底的第一开口以及第二开口。一导电材料填充于上述第一与第二开口，以分别形成一第一晶圆穿孔以及一第二晶圆穿孔。一第一电容耦接于上述第一晶圆穿孔以及一第一端点之间。一第二电容耦接于上述第二晶圆穿孔以及一第二端点之间。上述第一晶圆穿孔以及上述第二晶圆穿孔之间的一空乏区电容的电容值是由施加于上述第一以及第二晶圆穿孔的一偏压电压所决定。
-
公开(公告)号：CN113901390B
公开(公告)日：2024-07-05
申请号：CN202010769141.5
申请日：2020-08-03
申请人： 财团法人工业技术研究院
IPC分类号： G06F17/16 , G06F7/52 , G11C11/408 , G11C11/4094 , G11C11/4097
摘要： 本发明提供一种内存内计算单元，其包括存储单元电路、第一半导体组件、第二半导体组件以及第三半导体组件。第一半导体组件的第一端耦接至第一运算位线。第一半导体组件的控制端耦接至运算字线。第二半导体组件的控制端耦接至存储单元电路。第二半导体组件的第一端耦接至第一半导体组件的第二端。第三半导体组件的第一端耦接至第二半导体组件的第二端。第三半导体组件的第二端耦接至第二运算位线。第三半导体组件的控制端接收偏压电压。
-
公开(公告)号：CN115543257A
公开(公告)日：2022-12-30
申请号：CN202111478483.2
申请日：2021-12-06
申请人： 财团法人工业技术研究院
IPC分类号： G06F7/544
摘要： 本发明提供一种存储器内的可配置运算单元，包括第一输入晶体管、第一权重晶体管、第一电阻器、第二输入晶体管、第二权重晶体管、以及第二电阻器。第一输入晶体管、第一权重晶体管及第一电阻器串联耦接于第一读出位线与共同信号线之间，其中第一输入晶体管耦接第一输入位线，并且第一权重晶体管接收第一权重位。第二输入晶体管、第二权重晶体管及第二电阻器串联耦接于第一读出位线与共同信号线之间，其中第二输入晶体管耦接第二输入位线，并且第二权重晶体管接收第二权重位。
-
公开(公告)号：CN115225072A
公开(公告)日：2022-10-21
申请号：CN202110517923.4
申请日：2021-05-12
申请人： 财团法人工业技术研究院
IPC分类号： H03K17/56 , H01L23/498
摘要： 本发明公开了一种阵列开关电路，包括基板、多个信号导电垫以及多个信号扩展引脚，该些信号导电垫互相间隔地设置于基板且排列成信号导电垫阵列，每一信号导电垫于信号导电垫阵列中具有一行位置及一列位置，对应同一行位置的任二相邻的信号导电垫之间设有行信号开关，对应同一列位置的任二相邻的信号导电垫之间设有列信号开关。该些信号扩展引脚分别通过多个信号扩展开关与位在信号导电垫阵列的侧边的信号导电垫相连接。
-
公开(公告)号：CN114765044A
公开(公告)日：2022-07-19
申请号：CN202110234506.9
申请日：2021-03-03
申请人： 财团法人工业技术研究院
摘要： 一种用于存储器内运算的存储器装置，包含多个数据通道、存储单元阵列、最大累加权重产生阵列、最小累加权重产生阵列、参考值产生器以及比较器。数据通道依据数据输入而具有开启数量。存储单元阵列依据数据通道开启数量、第一阻值及第二阻值产生累加数据权重值。最大累加权重产生阵列依据数据通道开启数量及第一阻值产生最大累加权重值。最小累加权重产生阵列依据数据通道开启数量及第二阻值产生最小累加权重值。参考值产生器依据最大累加权重值及最小累加权重值产生参考值。比较器比较累加数据权重值与参考值以产生数据权重状态。
-
-
-
-
-
-
-
-
-
搜索结果
20 条记录 (耗时 0.034 秒)