发明公开
- 专利标题: 多层式压敏电阻及其制作方法
-
申请号: CN202110757896.8申请日: 2021-07-05
-
公开(公告)号: CN115579200A公开(公告)日: 2023-01-06
- 发明人: 何昌幸 , 廖三棨 , 叶秀伦
- 申请人: 佳邦科技股份有限公司
- 申请人地址: 中国台湾
- 专利权人: 佳邦科技股份有限公司
- 当前专利权人: 佳邦科技股份有限公司
- 当前专利权人地址: 中国台湾
- 代理机构: 北京康信知识产权代理有限责任公司
- 代理商 王红艳
- 主分类号: H01C7/105
- IPC分类号: H01C7/105 ; H01C17/30 ; H01C1/14 ; H01C17/28 ; H01C1/028 ; H01C17/02
摘要:
本发明公开一种多层式压敏电阻及其制作方法。多层式压敏电阻的制作方法包括:提供一初始的多层式结构;对初始的多层式结构进行烧结,以形成一经烧结的多层式结构;将经烧结的多层式结构制作成一多层式堆栈结构,多层式堆栈结构包括一绝缘载体、设置在绝缘载体内的多个第一内导电层以及设置在绝缘载体内的多个第二内导电层,且多个第一内导电层与多个第二内导电层交替排列;以及,形成一外电极结构以部分地包覆多层式堆栈结构,外电极结构包括电性接触多个第一内导电层的一第一外电极层以及电性接触多个第二内导电层的一第二外电极层,且第一外电极层以及第二外电极层分别包覆多层式堆栈结构的一第一侧端部以及一第二侧端部。