发明公开
- 专利标题: 多层PCB涨缩检测方法、装置、电子设备及存储介质
-
申请号: CN202111170719.6申请日: 2021-10-08
-
公开(公告)号: CN115964388A公开(公告)日: 2023-04-14
- 发明人: 李若松 , 蒋春芳 , 罗军辉 , 陈苑明
- 申请人: 珠海方正科技多层电路板有限公司 , 北大方正集团有限公司
- 申请人地址: 广东省珠海市香洲区前山白石路107号;
- 专利权人: 珠海方正科技多层电路板有限公司,北大方正集团有限公司
- 当前专利权人: 珠海方正科技多层电路板有限公司,北大方正集团有限公司
- 当前专利权人地址: 广东省珠海市香洲区前山白石路107号;
- 代理机构: 北京同立钧成知识产权代理有限公司
- 代理商 吴梅锡; 刘芳
- 主分类号: G06F16/2455
- IPC分类号: G06F16/2455
摘要:
本申请提供一种多层PCB涨缩检测方法、装置、电子设备及存储介质,该方法包括:获取当前PCB叠构数据;根据当前PCB叠构数据在已建好的历史涨缩数据库,通过涨缩匹配规则查找符合涨缩匹配规则的历史PCB叠构数据;历史涨缩数据库存储有历史PCB叠构数据以及对应的压合前后的涨缩数据;若找到符合涨缩匹配规则的历史PCB叠构数据,则利用对应的涨缩数据,对多层PCB进行调整优化;若找不到符合涨缩匹配规则的历史PCB叠构数据,则将当前PCB叠构数据输入预先训练好的神经网络模型中,得到预测涨缩数据,并利用预测涨缩数据,对多层PCB进行调整优化。这样,可以提高检测涨缩数据的准确性和产品质量的稳定性。