本发明属于集成电路设计技术领域，涉及一种实时的多端口并行读写近存处理器。所述近存处理器，采用多核共享存储近存设计、自定义原子级指令架构及定制实时变精度乘加器，包括与共享存储器相连的多个近存计算核；所述近存计算核中又有指令存储空间，控制端口输入原子级指令，每个近存计算核中计算模块又包含实时变精度乘加器，所述乘加器采用迭代结构。所述处理器能随时刷新数据缓存器中数据并实时读写共享存储器中数据；通过控制计算模块组成各种丰富算子，以支持除乘加计算以外的神经网络运算；将不同位宽的部分积结果通过加法器组合，能自适应于不同位宽且完成多种精度向量内积，在高主频下依然能单拍内完成乘加运算，从而提供极高的实时性。