本发明公开了一种晶粒到晶粒互连的自动校准架构和芯片。该架构应用于D2D互连架构，包括：设置于第一晶粒中的主校准模块和设置于第二晶粒中的从校准模块，主校准模块和从校准模块通过状态连接线连接，在上电时，主校准模块在复用器和解复用器之间的连接处于不同延迟值的状态下，依次生成校准测试数据包并发送至第二晶粒；从校准模块将本地生成的校准测试模板数据包与校准测试数据包进行比较，并将比较结果通过状态连接线发送至主校准模块；主校准模块根据不同延迟值的状态下获得的比较结果确定复用器与解复用器之间的最佳延迟值并设置最佳延迟值。本发明实施例的技术方案，能够降低D2D互连自动校准的开销和复杂度。