基于可信度量的高速IO分支数据网关系统及其设计方法
摘要:
一种基于可信度量的高速IO分支数据网关系统及其设计方法,系统包括DPU母板和DPU子板,DPU母板上设置有可信平台模块、处理器模块以及FPGA模块,DPU子板上设置有多路IO分支,每路IO分支上设置多个IO模块,FPGA模块经过板间连接器与各IO模块相连;可信平台模块与处理器模块之间完成可信度量,当可信校验正确后,处理器模块向FPGA模块发送可信初始化标志,FPGA模块接收到可信初始化标志后与各IO模块进行数据交互。本发明FPGA模块与各路IO分支的各IO模块之间的数据收发过程,经过了三级RAM数据缓存和一级FIFO数据缓存,每一级数据缓存过程都经过严格的数据校验,可靠保证了数据传输的正确性。
0/0