本发明公开了一种静态随机存取存储器(SRAM)，该SRAM包括形成在混合标准单元架构中的第一行快单元中的快SRAM位单元和快多路复用器电路。慢SRAM位单元和慢多路复用器电路形成在第二行慢单元中。该慢多路复用器电路为该快SRAM位单元提供列输出，并且该快多路复用器电路为该慢SRAM位单元提供列输出。因此，一个SRAM列具有快位单元和慢多路复用器级，而相邻SRAM列具有慢位单元和快多路复用器级，从而在读取该SRAM时提供改进的性能平衡。