本发明公开了一种面向FPGA平台的NAND Flash BCH纠检错模块，能够部署在FPGA等可编程逻辑电路上，且存储占用小、并行化程度高、数据吞吐率高以及逻辑资源占用少，基于FPGA的BCH编解码模块，用于实现NAND Flash数据的纠检错，该模块具备完整的编码和解码框架，便于集成到对应的嵌入式平台和存储系统中，相比于传统的多重备份、LDPC/ECC编/解码等策略，具有存储占用小，并行化程度高，数据吞吐率高，逻辑资源占用少等特点，可以部署在FPGA等可编程逻辑电路上，解决空间嵌入式环境中大容量数据的可靠存储问题。