本发明提供了一种Verilog代码的功能验证方法及平台，涉及数字集成电路验证技术领域，包括：基于验证目的与需求生成验证激励；利用Matlab编写仿真脚本，对Verilog代码设计功能进行实现，以得到预期仿真结果并作为基准；利用Python编写EDA仿真脚本，生成Verilog代码对应仿真文件，并基于需求修改与运行仿真文件；在EDA仿真工具中编写Testbench，配置Verilog代码模块接口与控制信号，并完成验证激励输入与行为仿真结果输出；分别运行Matlab、EDA仿真脚本，得到预期仿真结果及行为仿真结果；对比预期仿真结果与行为仿真结果，验证Verilog代码功能正确性。可实现不开启EDA仿真工具GUI前提下，自动执行激励生成、仿真执行及结果验证等验证流程，避免开发人员与GUI间重复性交互与操作，极大提升验证效率。