-
公开(公告)号：CN212391795U
公开(公告)日：2021-01-22
申请号：CN202021039723.X
申请日：2020-06-09
申请人： 安徽大学
IPC分类号： G06F30/33 , G06N3/04 , G06K9/62 , G11C13/00 , G06F119/10
摘要： 本实用新型公开了基于盲分离与卡尔曼滤波器的忆阻器窄带干扰处理系统，包括盲分离系统和干扰处理系统，所述盲分离系统包括外部数据源模块，所述外部数据源模块的输出端电连接有信号白化模块，所述信号白化模块的输出端依次电连接有第一忆阻器网络模块、盲信号处理模块，所述第一忆阻器网络模块的输出端电连接有第二忆阻器网络模块，所述盲信号处理模块的输出端电连接有稀疏信号处理模块，所述稀疏信号处理模块的输出端电连接有自动检测算法模块，所述自动检测算法模块与第一忆阻器网络模块之间电连接，所述第二忆阻器网络模块的输出端与自动检测算法模块之间电连接，所述自动检测算法模块与自动检测算法模块之间电连接。(ESM)同样的发明创造已同日申请发明专利
-
公开(公告)号：CN118966108A
公开(公告)日：2024-11-15
申请号：CN202411420941.0
申请日：2024-10-12
申请人： 英诺达(成都)电子科技有限公司
发明人： 徐浩丰
IPC分类号： G06F30/3315 , G06F30/33
摘要： 本申请提供一种电路可控制性的分析方法、装置、电子设备、存储介质及程序产品，涉及集成电路技术领域。电路可控制性的分析方法包括：确定目标集成电路的可控制性的分析起点；创建工作集合，并将所述分析起点作为驱动对象添加到所述工作集合中；从所述工作集合中取出一个驱动对象作为目标驱动对象，并确定所述目标驱动对象的可控性结果；针对与所述目标驱动对象连接的每一目标接收对象执行预设处理，其中，在针对所有目标接收对象执行完所述预设处理之后，返回执行所述从所述工作集合中取出一个驱动对象作为目标驱动对象，并确定所述目标驱动对象的可控性结果。根据本申请，能够高效准确地对电路可控制性进行静态分析。
-
公开(公告)号：CN118966098A
公开(公告)日：2024-11-15
申请号：CN202411433835.6
申请日：2024-10-14
申请人： 北京芯驰半导体科技有限公司
IPC分类号： G06F30/33
摘要： 本发明提供一种跨域注错验证方法、装置、设备及存储介质，所述方法包括：在所述多核异构芯片上电启动状态下，运行注错检测程序，将第一错误值以第一速度写入第一域内的第一寄存器中，并通过核间通信将第二错误值以第二速度写入第二域内的第二寄存器中，所述第一速度与第一时钟的频率匹配，所述第二速度与第二时钟的频率匹配，所述第一速度不同于第二速度；异步获得所述第一域和第二域的错误值检测结果，其中，获得所述第一域和第二域的错误值检测结果之间的时间差与第一时钟、第二时钟间的频率差相关。本发明的方法能够跨硬件域、跨时间域完成芯片系统的注错验证。
-
公开(公告)号：CN118966097A
公开(公告)日：2024-11-15
申请号：CN202411031235.7
申请日：2024-07-30
申请人： 广东工业大学
IPC分类号： G06F30/33 , G06F30/337
摘要： 本发明公开了一种基于NBTI效应的ADC电路退化评估方法及相关装置，方法包括：基于ADC电路的电路特性确定主流模型，并构建目标NBTI失效等效电路模型；依次对ADC工作电路及其每个模块电路分别进行退化前仿真和退化后仿真，逐步对每个模块电路的不同类别PMOS管进行退化仿真；确定电路的关键退化电路和关键退化器件。本发明通过目标NBTI失效等效电路模型将NBTI效应对电路晶体管的影响由等效电路的形式表征出来；以整体‑局部的仿真方式，研究多个器件衰退下的耦合关系，通过仿真结果来衡量NBTI效应对电路的性能影响，找到关键退化器件和关键退化电路，从而系统且全面地评估NBTI效应对ADC电路的退化可靠性。
-
-
公开(公告)号：CN118940689A
公开(公告)日：2024-11-12
申请号：CN202411433322.5
申请日：2024-10-15
申请人： 杭州行芯科技有限公司
IPC分类号： G06F30/33 , G06F30/327 , G06F30/398
摘要： 本申请公开了一种冗余控制信号检测方法、计算设备及计算机可读存储介质，包括：获取对目标芯片的逻辑功能代码进行功能仿真后所生成的仿真数据；逻辑功能代码包括目标寄存器的至少一输入控制信号与输出信号，仿真数据包括各输入控制信号与输出信号分别在多个时钟周期内对应的仿真波形信号；基于仿真数据，对各输入控制信号进行冗余检测；冗余检测包括检测输入控制信号与输出信号的变化关系；输出获得的冗余检测结果。如此，通过对目标芯片的逻辑功能代码进行功能仿真后所生成的仿真数据，对目标寄存器的各输入控制信号进行冗余检测，能够方便且快速定位目标芯片中的冗余点，优化芯片时序，减少芯片面积和功耗，同时提高了芯片设计的可靠性。
-
公开(公告)号：CN118627439B
公开(公告)日：2024-11-05
申请号：CN202411095185.9
申请日：2024-08-12
申请人： 成都迪真计算机科技有限公司
发明人： 周勋
IPC分类号： G06F30/33 , G06F30/327 , G06F40/253
摘要： 本发明公开了一种基于形式化验证的FPGA缺陷检查方法，该方法首先载入Verilog和VHDL代码文件，通过语法语义分析，生成语法树，进行逻辑优化和综合，扫描设计并插入断言，基于形式化验证方法进行缺陷检查，并生成检测结果。本发明可用于实现一款基于形式化验证的FPGA缺陷检查软件，支持对Xilinx\Altera\Lattice\Actel芯片中的RTL代码进行全面深入的缺陷检查。基于形式化验证方法的检查对于静态检查拥有更严格的数学证明、更具体的检查结果、可复现验证的缺陷路径。
-
公开(公告)号：CN118569158B
公开(公告)日：2024-11-05
申请号：CN202411043173.1
申请日：2024-07-31
申请人： 成都电科星拓科技有限公司
摘要： 本发明公开了一种SATA主机芯片验证系统。为提高验证效率，加快验证结果收敛，本发明的SATA主机芯片验证系统包括AHCI驱动验证平台、SATA主机芯片、SATA设备模型，AHCI驱动验证平台通过AXI接口和SATA主机芯片之间建立数据连接；SATA主机芯片通过物理层接口和SATA设备模型之间建立数据连接；SATA设备模型和AHCI驱动验证平台分别基于Verilog硬件描述语言和System Verilog硬件描述和硬件验证语言。本发明提升了SATA主机芯片的验证效率，能够更加灵活地构造与实现错误和异常场景，使覆盖场景更加全面。本发明适于芯片测试领域。
-
公开(公告)号：CN118627438B
公开(公告)日：2024-11-01
申请号：CN202411080659.2
申请日：2024-08-08
申请人： 英诺达(成都)电子科技有限公司
发明人： 张英杰
摘要： 本申请涉及集成电路技术领域，提供了一种对象比较方法、装置、存储介质、计算机设备和程序产品，对象比较方法应用于目标工具的命令解释器，目标工具包括集成电路电子设计自动化软件，对象比较方法包括：响应于代码编辑操作，添加自定义比较代码，其中，自定义比较代码表示通过执行自定义比较函数实现基于对象特征的对象比较，其中，对象特征用于区分不同的对象；接收对象比较命令，其中，对象比较命令包括待比较对象；响应于对象比较命令，执行自定义比较代码，以通过执行自定义比较函数实现获取待比较对象的对象特征，并根据对象特征对待比较对象进行比较，得到比较结果。该方法能绕开名称对不同的对象本身进行比较，可提升集成电路的设计效率。
-
公开(公告)号：CN118862768A
公开(公告)日：2024-10-29
申请号：CN202410903574.3
申请日：2024-07-04
申请人： 飞腾信息技术有限公司
IPC分类号： G06F30/33 , G06F115/02
摘要： 本申请提出一种芯片仿真验证方法、系统、电子设备及程序产品，该方法包括：指示第一验证环境的待验证芯片模型从目标存储位置加载并运行第一驱动程序；第一驱动程序包括第一节点程序，当第一节点程序被待验证芯片模型运行时触发芯片仿真验证系统保存第一验证环境的数据快照；芯片仿真验证系统创建第二验证环境并控制第二验证环境恢复数据快照，以使第二验证环境的待验证芯片模型从保存数据快照的节点开始、继续从目标存储位置加载并运行第二驱动程序；第二驱动程序的结构与第一驱动程序的结构相同，第二驱动程序为在创建第二验证环境的过程中，对存储在目标存储位置的第一驱动程序进行替换得到的驱动程序。上述方法能够提高芯片仿真验证效率。
-
-
-
-
-
-
-
-
-
搜索结果
1595 条记录 (耗时 0.017 秒)
