本申请提供一种基于SRT4实现SRT16的除法运算电路，通过数据输入模块完成数据的预处理工作，并向后续的电路模块输入初始操作数，余数处理模块接收初始操作数及数据选择模块的输入结果，并通过余数处理模块前次迭代获得的结果、初始操作数及数据选择模块前次迭代获得的结果，获得最新一次迭代步骤对应的余数操作数，余数操作数可用于在数据选择模块中，根据预设的结果分解方式，确定出低位结果数值和高位结果数值，在数据输出模块中，根据各步骤获得的结果数值进行合成，经过预设的迭代次数，从而得到最终结果，通过SRT4算法的原理实现了SRT16的除法计算，节约了高基数SRT计算电路的硬件资源，还提升了SRT迭代过程的计算效率。