-
公开(公告)号：CN103942028A
公开(公告)日：2014-07-23
申请号：CN201410150320.5
申请日：2014-04-15
申请人： 中国科学院数据与通信保护研究教育中心
IPC分类号： G06F7/537
摘要： 本发明公开了一种应用在密码技术中的大整数乘法运算方法及装置，在密码技术中进行大整数乘法运算时，将被乘数和乘数拆分为若干字，利用高低位分离的带进位乘加指令，根据一定次序累加被乘数的一个字和乘数的一个字相乘的高位或低位乘积到结果的对应位置中，指令产生的进位将用于计算高一字结果的下一指令输入中；算法重复此类计算，直到被乘数的每一个字和乘数的每一个字的高低位结果均被累加到结果中。本发明实现的大整数乘法运算，可以减少大整数乘法计算的复杂度，提升计算速度。
-
公开(公告)号：CN117785115A
公开(公告)日：2024-03-29
申请号：CN202311811647.8
申请日：2023-12-26
申请人： 合芯科技(苏州)有限公司 , 合芯科技有限公司
摘要： 本申请提供一种SRT运算电路、方法、装置、芯片及电子设备，通过数据输入模块完成数据的预处理，并向后续的电路模块输入初始操作数，余数处理模块接收初始操作数及数据选择模块的输入结果，并通过余数处理模块前次迭代获得的结果、初始操作数及数据选择模块前次迭代获得的结果，获得最新一次迭代步骤对应的余数操作数，根据预设的结果分解方式，确定出低位结果数值和高位结果数值，在数据输出模块中进行合成，经过预设的迭代次数，从而得到最终结果，实现了高基数SRT计算过程中，对选择函数和结果数据的拆分，通过低基数SRT对应的电路资源的叠加实现高基数的SRT，提升了SRT电路实现及应用的灵活性，并节约了硬件资源，还提升了SRT迭代过程的计算效率。
-
公开(公告)号：CN114089951A
公开(公告)日：2022-02-25
申请号：CN202111405366.3
申请日：2021-11-24
申请人： 深圳市海浦蒙特科技有限公司
IPC分类号： G06F7/537
摘要： 本申请公开了一种快速除法器及其运行方法，该快速除法器包括：获取模块，用于获取被除数数据和除数数据，并根据被除数数据和除数数据初始化临时结果值和迭代次数的序数；初始处理模块，用于确定被除数数据的第一有效位数和除数数据的第二有效位数；移位数确定模块，用于根据除法器最高位数、第一有效位数和第二有效位数确定最大左移位数；移位模块，用于根据最大左移位数将当前临时结果值进行左移，并将迭代次数的当前序数确定为最大左移位数；计算模块，用于根据当前临时结果值和迭代次数的当前序数利用对应除法器最高位数的不恢复余数算法进行计算。在计算结果依旧准确的情况下，计算周期明显缩短，耗时大幅减少，除法计算的效率有效提高。
-
公开(公告)号：CN113467750A
公开(公告)日：2021-10-01
申请号：CN202110599193.7
申请日：2021-05-31
申请人： 深圳致星科技有限公司
IPC分类号： G06F7/537
摘要： 本申请涉及数据安全和隐私保护技术领域，具体涉及一种用于基数为4的SRT算法的大整数位宽除法电路及方法。该除法电路包括：迭代计算模块，用于进行一次或者多次迭代计算直至迭代计算模块的迭代计算次数达到预设迭代总次数；和商和余数生成器，用于生成在被除数和除数之间进行除法运算而得到的商和余数。针对所述一次或者多次迭代计算中的每一次迭代计算，迭代计算模块用于：根据转换参数来选择商值并根据所选择的商值来更新商的中间结果，和根据转换参数来选择中间参数并根据所选择的中间参数来更新转换参数以用于与该迭代计算相应的下一次迭代计算。如此，通过复用转换参数，有利于简化电路结构，减少耗时和提升计算性能。
-
公开(公告)号：CN105389157A
公开(公告)日：2016-03-09
申请号：CN201510717166.X
申请日：2015-10-29
申请人： 中国人民解放军国防科学技术大学
IPC分类号： G06F7/537
CPC分类号： G06F7/537
摘要： 本发明公开了一种基于Goldschmidt算法的浮点除法器，其包括：迭代初值产生器，用来生成除数尾数倒数的近似值，近似值精确到14位；Goldschmidt算法迭代模块，包括两个乘法器、一个加法器和一个迭代控制状态机；所述迭代控制状态机用来控制Goldschmidt算法迭代过程，通过调度3条连续的除法指令，填充乘法器流水站；规格化处理模块，用来进行浮点数例外判断、符号位、指数和尾数规格，规格化双精度浮点除法或者单精度浮点除法不同运算精度的商结果。本发明具有指令执行周期少、延迟小、结构简单、可行性好等优点。
-
公开(公告)号：CN118843851A
公开(公告)日：2024-10-25
申请号：CN202380016571.1
申请日：2023-01-05
申请人： GSI 科技公司
摘要： 一种用于计算具有2N比特的数X的具有N比特的平方根B的方法包括：对所述平方根B的比特bi进行迭代，从平方根B的最高有效位开始直到最低有效位。对于每次迭代，所述方法包括：在CHECK变量中将1定位在比特bi的平方位置；根据数X与所有先前找到的比特和先前比较结果的函数的比较结果来确定比特bi的值；在所述CHECK变量中将所有先前找到的比特向右移动1个位置；以及将比特bi的所确定的值添加到所述CHECK变量中的其平方位置中。
-
公开(公告)号：CN117785115B
公开(公告)日：2024-08-13
申请号：CN202311811647.8
申请日：2023-12-26
申请人： 合芯科技(苏州)有限公司 , 合芯科技有限公司
摘要： 本申请提供一种SRT运算电路、方法、装置、芯片及电子设备，通过数据输入模块完成数据的预处理，并向后续的电路模块输入初始操作数，余数处理模块接收初始操作数及数据选择模块的输入结果，并通过余数处理模块前次迭代获得的结果、初始操作数及数据选择模块前次迭代获得的结果，获得最新一次迭代步骤对应的余数操作数，根据预设的结果分解方式，确定出低位结果数值和高位结果数值，在数据输出模块中进行合成，经过预设的迭代次数，从而得到最终结果，实现了高基数SRT计算过程中，对选择函数和结果数据的拆分，通过低基数SRT对应的电路资源的叠加实现高基数的SRT，提升了SRT电路实现及应用的灵活性，并节约了硬件资源，还提升了SRT迭代过程的计算效率。
-
公开(公告)号：CN117785116B
公开(公告)日：2024-07-16
申请号：CN202311812647.X
申请日：2023-12-26
申请人： 合芯科技(苏州)有限公司 , 合芯科技有限公司
摘要： 本申请提供一种基于SRT4实现SRT16的开方运算电路，通过数据输入模块预处理并向后续模块传输初始操作数，余数处理模块接收初始操作数及数据选择模块的输入结果，并通过初始操作数或余数处理模块前次迭代获得的部分结果，以及等效除数和数据选择模块前次迭代获得的结果，获得最新迭代对应的余数操作数，余数操作数可用于在数据选择模块中，根据预设的结果分解方式，确定出低位结果数值和高位结果数值，并确定出部分结果和等效除数，在数据输出模块中，对各步骤获得的结果进行合成，经过预设的迭代次数，从而得到最终结果，通过SRT4算法的原理实现了SRT16的开方计算，节约了高基数SRT计算电路的硬件资源，还提升了SRT迭代过程的计算效率。
-
公开(公告)号：CN107766031B
公开(公告)日：2020-06-19
申请号：CN201711123443.X
申请日：2017-11-14
申请人： 京东方科技集团股份有限公司
发明人： 高杨
IPC分类号： G06F7/537
摘要： 本公开提供一种分段式除法器、分段式除法运算方法、电子设备，涉及数字信号处理技术领域。该除法器包括：第一移位寄存模块，逐位接收被除数数据；第二移位寄存模块，接收并存储除数数据；计算模块，根据级联顺序对第一寄存器和第二寄存器中的数据进行比较以进行预设操作并产生运算结果；第三移位寄存模块，逐位接收并寄存运算结果；移位控制模块，在每次产生运算结果之后控制第一移位寄存模块和第三移位寄存模块移位；计数模块，在每次移位之后对移位次数进行累加，并根据累加结果发送输出信号以结束运算或发送计算信号以继续运算；输出模块，在接收到输出信号时输出目标结果。本公开可实现大位宽操作数的除法运算，还能明显提升最高工作频率。
-
公开(公告)号：CN103942028B
公开(公告)日：2017-04-05
申请号：CN201410150320.5
申请日：2014-04-15
申请人： 中国科学院数据与通信保护研究教育中心
IPC分类号： G06F7/537
摘要： 本发明公开了一种应用在密码技术中的大整数乘法运算方法及装置，在密码技术中进行大整数乘法运算时，将被乘数和乘数拆分为若干字，利用高低位分离的带进位乘加指令，根据一定次序累加被乘数的一个字和乘数的一个字相乘的高位或低位乘积到结果的对应位置中，指令产生的进位将用于计算高一字结果的下一指令输入中；算法重复此类计算，直到被乘数的每一个字和乘数的每一个字的高低位结果均被累加到结果中。本发明实现的大整数乘法运算，可以减少大整数乘法计算的复杂度，提升计算速度。
-
-
-
-
-
-
-
-
-
搜索结果
29 条记录 (耗时 0.013 秒)
