发明公开
- 专利标题: 位串行运算装置与评估其的测试方法
-
申请号: CN202380015064.6申请日: 2023-01-19
-
公开(公告)号: CN118556224A公开(公告)日: 2024-08-27
- 发明人: 吕仁硕 , 蔡喻至 , 丁文谦
- 申请人: 吕仁硕
- 申请人地址: 中国台湾新竹市
- 专利权人: 吕仁硕
- 当前专利权人: 吕仁硕
- 当前专利权人地址: 中国台湾新竹市
- 代理机构: 北京泰吉知识产权代理有限公司
- 代理商 史瞳; 谢琼慧
- 优先权: 63/302,134 20220124 US
- 国际申请: PCT/CN2023/073143 2023.01.19
- 国际公布: WO2023/138656 EN 2023.07.27
- 进入国家日期: 2024-06-07
- 主分类号: G06F7/523
- IPC分类号: G06F7/523 ; G06F7/544 ; G06N3/04 ; G06N3/063
摘要:
一种位串行运算装置包含运算电路与一倍率乘法器。运算电路包括多个MAC片,并且接收乘数向量与被乘数向量,所述被乘数向量包含多个被乘数输入。每一被乘数输入包含多个具有不同权重的被乘数段。所述权重分别对应所述MAC片。所述权重与所述MAC片之间的对应关系是可变的。每一MAC片计算乘数向量与一向量的一内积,该向量由被乘数输入的具有与该MAC片对应的权重的被乘数段构成。针对每一MAC片,所述倍率乘法器将该MAC片计算的内积乘上一加权比,以得出对应所述MAC片的倍率乘法后内积,该加权比表示与所述MAC片对应的权重。