-
公开(公告)号：CN118860331A
公开(公告)日：2024-10-29
申请号：CN202410512966.7
申请日：2024-04-26
申请人： 罗伯特·博世有限公司
摘要： 一种用于借助于具有至少一个第一晶体管、例如场效应晶体管的处理装置来处理输入参量的方法，该方法具有：提供第一晶体管和第一忆阻电路装置，该第一忆阻电路装置表征与第一晶体管相关联的第一输入参量，其中，借助于该第一忆阻电路装置，能影响与第一晶体管的控制电极相关联的电容的充电电流；向第一晶体管的控制电极施加第一操控信号，该第一操控信号表征与第一晶体管相关联的第二输入参量，并且该第一操控信号至少暂时具有非恒定幅度；基于对经过第一晶体管的负载路径的电流的随时间的变化过程进行表征的第一参量，确定第一输出参量。
-
公开(公告)号：CN118839097A
公开(公告)日：2024-10-25
申请号：CN202410872778.5
申请日：2024-07-01
申请人： 北京无问芯穹科技有限公司
摘要： 本申请提供一种矩阵转置单元、计算装置、矩阵转置方法及介质，所述转置单元包括：第一缓冲器，用于从全局缓冲区读取划分后的待转置矩阵的数据；延迟单元，用于对所述第一缓冲器读取到的数据根据字节进行不同时钟周期的延迟；移位寄存器，用于对延迟后的数据进行移位，获得矩阵转置后的数据；第二缓冲器，用于从所述移位寄存器读取所述转置后的数据并写入到所述全局缓冲区。
-
公开(公告)号：CN118838572A
公开(公告)日：2024-10-25
申请号：CN202310472169.6
申请日：2023-04-25
申请人： 腾讯科技(深圳)有限公司
发明人： 任子木
摘要： 本申请提供了一种处理引擎、处理器、电子设备及数据处理方法；处理引擎包括：第一乘法器，用于对第一尾数数据以及第二尾数数据进行乘法运算，输出对应的尾数乘法结果；第一指数加法器，用于对第一指数数据以及第二指数数据进行加法运算，输出对应的指数加法结果；第一对阶移位量计算单元，用于对指数加法结果以及第三指数数据进行对阶操作，输出指数结果以及对阶移位量；第一对阶移位器，用于根据对阶移位量，对尾数乘法结果以及第三待处理数据的第三尾数数据进行移位操作，输出移位后的尾数乘法结果以及移位后的第三尾数数据；第一加法器，用于对移位后的尾数乘法结果以及移位后的第三尾数数据进行加法运算，输出尾数结果。
-
公开(公告)号：CN113031915B
公开(公告)日：2024-10-15
申请号：CN201911349756.6
申请日：2019-12-24
申请人： 上海寒武纪信息科技有限公司
IPC分类号： G06F7/523
摘要： 本申请提供一种乘法器、数据处理方法、装置及芯片，所述乘法器包括：判断电路、数据寄存器、修正编码电路和修正压缩电路；所述判断电路的输出端与所述数据寄存器的输入端连接，所述数据寄存器的输出端与所述修正编码电路的输入端连接，所述修正编码电路的输出端与所述修正压缩电路的输入端连接；该乘法器可以通过判断电路确定接收到的数据是否为全0数据，若为全0数据就不需要将该数据存储至数据寄存器中，以减少数据寄存器的翻转次数，并且该乘法器不需要复杂稀疏选数电路，仅需要通过判断电路获取有效数据，使得乘法器只需要对有效数据进行处理，缩小了无效运算量，从而降低了乘法器的功耗。
-
公开(公告)号：CN118672547A
公开(公告)日：2024-09-20
申请号：CN202410306051.0
申请日：2024-03-18
申请人： 罗伯特·博世有限公司
摘要： 用于借助于具有至少一个第一晶体管、例如场效应晶体管的处理设备处理输入参量的方法，包括：提供第一晶体管和第一忆阻元件，所述第一忆阻元件表征与第一晶体管相关联的第一输入参量，其中能够借助于第一忆阻元件影响与第一晶体管的控制电极相关联的电容的充电电流；给第一晶体管的控制电极加载第一操控参量，所述第一操控参量表征与所述第一晶体管相关联的第二输入参量；基于表征流过所述第一晶体管的负载分段的电流的时间变化过程的第一参量确定第一输出参量，所述第一输出参量表征第一输入参量和第二输入参量的至少一个乘积。
-
公开(公告)号：CN115129295B
公开(公告)日：2024-09-20
申请号：CN202210871567.0
申请日：2022-07-22
申请人： 晶艺半导体有限公司
发明人： 李伊珂
IPC分类号： G06F7/523
摘要： 公开了一种乘法器电路。该电路包括多个晶体管。第一晶体管的集电极耦接第一电流源，第一晶体管的基极耦接第一晶体管的集电极，第一晶体管的发射极耦接偏置电压；第二晶体管的集电极作为乘法器的第一输入端，第二晶体管的基极耦接第二晶体管的集电极，第二晶体管的发射极耦接第一晶体管的发射极。第三晶体管的集电极作为乘法器的第二输入端，第三晶体管的基极耦接第一晶体管的集电极。第四晶体管的集电极作为乘法器的输出端，第四晶体管的基极耦接第二晶体管的集电极。第三晶体管和第四晶体管的发射极通过尾电流调节电路连接至地。该乘法器电路不受三极管的电流放大倍数的影响，电路简单，可实现精确的乘法运算。
-
公开(公告)号：CN113011578B
公开(公告)日：2024-09-13
申请号：CN202011505953.5
申请日：2020-12-18
申请人： 辉达公司
IPC分类号： G06N3/08 , G06F18/214 , G06N20/00 , G06F17/16 , G06F7/523 , G06N3/0464 , G06N3/088 , G06N3/0895 , G06N3/09
摘要： 公开了使用神经网络选择计算内核变量。优化内核选择以执行计算的设备、系统和技术。在至少一个实施例中，训练并利用神经网络来生成内核列表，以便可以识别(例如，最佳的)内核。神经网络接收输入矩阵的特性，并确定可能内核的列表的相关性得分。基于按相关性得分排序的内核列表，从列表中选择一内核，并将其用于执行计算并提供结果。
-
公开(公告)号：CN118629445A
公开(公告)日：2024-09-10
申请号：CN202410272058.5
申请日：2024-03-11
申请人： 美光科技公司
发明人： H·卡斯特罗
IPC分类号： G11C5/02 , G11C11/4074 , G11C11/4094 , G06F7/523
摘要： 本发明涉及与使用存储器胞元的逻辑状态执行乘法的存储器装置相关的系统、方法及设备。在一种方法中，存储器胞元阵列具有各自经编程以存储多位权值的一个位的存储器胞元。电压驱动器在乘法期间将不同电压施加于所述存储器胞元。所述不同电压的量值对应于由所述相应存储器胞元存储的所述位的有效性。一或多个输入应用于所述存储器胞元以使所述输入乘以所述多位权值。来自所述存储器胞元的输出电流加总于共同线上。所述输出电流的总和用于提供来自所述乘法的至少一个结果。
-
公开(公告)号：CN118569330A
公开(公告)日：2024-08-30
申请号：CN202411037077.6
申请日：2024-07-31
申请人： 杭州微纳核芯电子科技有限公司
摘要： 本发明提供了一种神经网络加速器的计算硬件架构，包括：至少一个存储器；近内存张量乘法硬件；通用计算硬件；其中，所述近内存张量乘法硬件通过数据传输通路接收来自所述存储器和通用计算硬件的输入，并执行张量乘法降维计算；所述近内存张量乘法硬件的输出结果通过数据传输通路传输至存储器与通用计算硬件；存储器与通用计算硬件通过数据传输通路进行数据传输。本发明提高了神经网络加速器的通用性问题，缓解了带宽瓶颈。
-
公开(公告)号：CN118556224A
公开(公告)日：2024-08-27
申请号：CN202380015064.6
申请日：2023-01-19
申请人： 吕仁硕
摘要： 一种位串行运算装置包含运算电路与一倍率乘法器。运算电路包括多个MAC片，并且接收乘数向量与被乘数向量，所述被乘数向量包含多个被乘数输入。每一被乘数输入包含多个具有不同权重的被乘数段。所述权重分别对应所述MAC片。所述权重与所述MAC片之间的对应关系是可变的。每一MAC片计算乘数向量与一向量的一内积，该向量由被乘数输入的具有与该MAC片对应的权重的被乘数段构成。针对每一MAC片，所述倍率乘法器将该MAC片计算的内积乘上一加权比，以得出对应所述MAC片的倍率乘法后内积，该加权比表示与所述MAC片对应的权重。
-
-
-
-
-
-
-
-
-
搜索结果
1263 条记录 (耗时 0.028 秒)
