本公开涉及用于降低功率TLB管理的装置和方法。例如，一种处理器的一个实施例包括：多个核心；多个核心中的第一核心包括：第一转译后备缓冲器(TLB)，用于存储与页表游走操作相关联的地址转译，以及功率管理逻辑，用于使得第一核心进入到第一低功率状态中，在该第一低功率状态中，第一TLB中的地址转译不再有效，其中，在进入到低功率状态中之前，第一核心在一存储器位置中写入指出第一TLB不再包含有效地址转译的指示；多个核心中的第二核心，用于执行要求使先前存储在第一TLB中的地址转译中的一个或多个地址转译无效的操作，第二核心基于该指示来确定是否要向第一核心发送使该一个或多个地址转译无效的请求。