本发明公开了一种JPEG2000的TAGTREE编码器的VLSI设计方法，它能有效地将算术编码后码流各自所在的层和位平面信息编码到包头中。采用了固定子父节点的访问关系，简化了地址发生器的设计，同时根据无效位平面和包含信息两种TAGTREE的不同特点，设计两个不同的TAGTREE编码器在必要的时候并行进行编码。通过Verilog仿真结果证实：这种设计方法简化了地址发生器的设计，而存储空间并没有增加，两种TAGTREE编码器也能进行有效的编码。