本发明公开了一种基于FPGA的实时模拟核信号发生器，其特征在于，包括数字板卡和模拟板卡；所述数字板卡包括FPGA和时钟模块；所述模拟板卡包括第一DAC、第二DAC、单端转差分器、ADC和两运算放大器；所述时钟模块为FPGA提供时钟信号；所述FPGA用于根据接收的指令进行参数配置，以及根据配置的参数生成数字核信号并传输至第一DAC、第二DAC；所述第一DAC将数字核信号转换为模拟信号后通过运算放大器放大后输出；所述第二DAC将数字核信号转换为模拟信号后通过运算放大器放大后输出；所述单端转差分器用于对外部输入的核信号转换为差分信号发送给ADC；所述ADC用于将差分信号转换为单端信号传输给FPGA。