本发明提供了一种实现模拟存算一体SRAM低功耗工作的电路，包括：SRAM存储单元；动态模拟乘积累加运算单元，与SRAM存储单元存储数位的端口连接，并包括特征数据输入端口和运算使能信号输入端口；特征数据输入端口用于接收来自外部输入或前级处理的二值化特征数据；运算使能信号输入端口控制该单动态比特乘法运算是否执行的动态信号接口；动态模拟乘积累加运算单元被配置为在存储模式下关闭，在计算模式下将二值化特征数据与从SRAM存储单元中获得的存储数位做乘法运算并将结果输出。本发明通过一种采用单元内电流隔离机制的存算一体11T SRAM单元和SRAM阵列的可编程区块休眠策略，实现低功耗的模拟存算一体SRAM。本发明设计一个存算一体SRAM单元，用于降低存算一体SRAM进行存内计算工作时的功耗，并实现可编程的SRAM区块休眠，达到更高的能效比，进而提高芯片效率。