一种SOI器件极低温模型建模方法以及模型

    公开(公告)号:CN118761372A

    公开(公告)日:2024-10-11

    申请号:CN202410284184.2

    申请日:2024-03-13

    IPC分类号: G06F30/367

    摘要: 本发明所要解决的技术问题是,提供一种SOI器件极低温模型的建模方法,适用于SOI器件在极低温下的应用。为了解决上述问题,本发明提供了一种应用于SOI MOSFET的亚阈值摆幅模型的建模方法,包括如下步骤:根据测试数据计算亚阈值摆幅;建立常温BSIMIMG模型;提取参数极低温等效参数、等效温度拟合参数;提取常温下前栅功函数和极低温阈值电压拟合参数;提取常温迁移率影响因素、极低温迁移率拟合参数、以及尺寸迁移率温度影响因素拟合参数。本发明为了让SOI器件在极低温下可以使用BSIM模型中亚阈值摆幅模型公式,提出一种简便的建模方法使器件在极低温下模型和数据得以拟合,实测误差小于10%,精度符合业界标准。

    一种低功耗动态CMOS逻辑门电路
    2.
    发明公开

    公开(公告)号:CN118282387A

    公开(公告)日:2024-07-02

    申请号:CN202410246797.7

    申请日:2024-03-05

    摘要: 本申请提供了一种低功耗动态CMOS逻辑门电路,包括:预处理单元,预处理单元连接至一外部时钟信号,并用于对低功耗动态CMOS逻辑门电路进行预充电或预放电;第一输入单元,第一输入单元的第一端作为低功耗动态CMOS逻辑门电路的第一输入端,第一输入单元的第二端连接至预处理单元;第二输入单元,第二输入单元的第一端作为低功耗动态CMOS逻辑门电路的第二输入端,第二输入单元的第二端连接至第一输入单元的第一端并作为低功耗动态CMOS逻辑门电路的输出端。通过在所述动态CMOS逻辑门电路中引入外部时钟信号对第一输入单元、第二输入单元以及预处理单元进行控制,相继完成预操作与逻辑判决,仅消耗动态功耗,有效的提高了数字电路的能效比。

    实现模拟存算一体SRAM低功耗工作的电路

    公开(公告)号:CN118939103A

    公开(公告)日:2024-11-12

    申请号:CN202410891649.0

    申请日:2024-07-04

    摘要: 本发明提供了一种实现模拟存算一体SRAM低功耗工作的电路,包括:SRAM存储单元;动态模拟乘积累加运算单元,与SRAM存储单元存储数位的端口连接,并包括特征数据输入端口和运算使能信号输入端口;特征数据输入端口用于接收来自外部输入或前级处理的二值化特征数据;运算使能信号输入端口控制该单动态比特乘法运算是否执行的动态信号接口;动态模拟乘积累加运算单元被配置为在存储模式下关闭,在计算模式下将二值化特征数据与从SRAM存储单元中获得的存储数位做乘法运算并将结果输出。本发明通过一种采用单元内电流隔离机制的存算一体11T SRAM单元和SRAM阵列的可编程区块休眠策略,实现低功耗的模拟存算一体SRAM。本发明设计一个存算一体SRAM单元,用于降低存算一体SRAM进行存内计算工作时的功耗,并实现可编程的SRAM区块休眠,达到更高的能效比,进而提高芯片效率。

    动态老化过程在线预测方法
    6.
    发明公开

    公开(公告)号:CN115859790A

    公开(公告)日:2023-03-28

    申请号:CN202211475291.0

    申请日:2022-11-23

    摘要: 本发明提供了一种动态老化过程在线预测方法,包括如下步骤:测试及阈值电压提取;以及建立模型及在线预测;所述建立模型及在线预测的步骤中,动态老化模型包括退化模型和恢复模型,通过选定的基准数据第一周期作为训练集输入LSTM神经网络训练建立,预测分别使用基准数据的后续周期和其余条件下的数据,验证准确性和普遍性。本发明基于机器学习数据驱动方法,针对PDSOI器件的特点,对动态老化过程进行在线预测,补充了NBTI恢复情况的预测,改进了已积累历史退化量器件的退化预测,结果具有准确性和普遍性。

    一种新型静态存储单元
    7.
    发明授权

    公开(公告)号:CN111613262B

    公开(公告)日:2023-03-14

    申请号:CN202010324686.5

    申请日:2020-04-22

    IPC分类号: G11C11/412 G11C11/417

    摘要: 本申请实施例提供了一种新型静态存储单元,该新型静态存储单元是通过第一晶体管、第二晶体管、第三晶体管、第四晶体管、第五晶体管、第六晶体管,第七晶体管和第八晶体管,这八个晶体管的电性连接得到的具有特定功能的新型静态存储单元。相较于原有的存储单元,通过增加的第一晶体管、第二晶体管和其他6个晶体管的结合得到的新型静态存储单元采用FDSOI工艺,在不增加面积的情况下可以抑制附体效应,而且具有低功耗和高性能的优势;此外,该新型静态存储单元不仅可以在抗单粒子效应能力上得到提高,还可以在存储数据的稳定性上得到增加。

    电流镜
    8.
    发明公开
    电流镜 审中-实审

    公开(公告)号:CN115543009A

    公开(公告)日:2022-12-30

    申请号:CN202211207132.2

    申请日:2022-09-30

    IPC分类号: G05F3/26

    摘要: 本发明提供了一种电流镜,包括参考端晶体管和输出端晶体管,两晶体管的栅极相互连接,源极均接电路的最低电位或最高电位,参考端晶体管的漏极为电流镜的电流输入端,输出端晶体管的漏极为电流镜的电流输出端;还包括一电压运算放大器,所述电压运算放大器的正输入端与电流镜的电流输入端连接,负输入端与电流镜的电流输出端连接,输出端与两晶体管的栅极连接。上述技术方案通过引入电压运算放大器,解决了由于参考端与输出端电压不一致而造成镜像电流的精度问题。运算放大器的引入在电流镜内部构成了负反馈,使两晶体管的栅极能够在电路上电后快速且自适应地达到稳压状态。运算放大器的差分输入端能够有效改善电流镜的噪声。

    全耗尽SOI衬底上MOSFET的电容模型提取方法

    公开(公告)号:CN115270667A

    公开(公告)日:2022-11-01

    申请号:CN202210818863.4

    申请日:2022-07-13

    IPC分类号: G06F30/30

    摘要: 本发明提供了一种全耗尽SOI衬底上MOSFET的电容模型提取方法,包括如下步骤:将MOSFET源极、漏极短接并提供交流电压小信号,在背栅提供直流偏置,直流偏置使沟道区处在积累和反型状态,并在上述两状态下分别测量MOSFET在栅极的交流电流小信号,得出沟道电容Cgc;将MOSFET的源极、漏极与背栅短接并提供交流电压小信号,在MOSFET的栅极测量交流电流小信号,得到栅极电容Cgg;根据测得的沟道电容Cgc和栅极电容Cgg计算得出前栅氧化层电容Cox与埋氧层电容Cbox。本发明根据全耗尽SOI衬底的特点对电容模型进行重建,能够准确的提取采用FDSOI衬底的MOSFET前栅氧化层和埋氧层电容。

    自加热效应建模与参数提取方法
    10.
    发明公开

    公开(公告)号:CN115236400A

    公开(公告)日:2022-10-25

    申请号:CN202210853979.1

    申请日:2022-07-13

    IPC分类号: G01R27/02 G01R31/26

    摘要: 本发明提供了一种自加热效应建模与参数提取方法,包括如下步骤:设计自加热效应测量结构;对器件栅极电阻进行交流阻抗测试;对器件功率进行动态扫描,同时测量器件的栅极电阻变化情况;绘制温度‑功率曲线,并从中提取器件热阻。本发明通过引入交流阻抗测量,只需额外的两个栅极电阻测量端口,减少了对器件的测量端口需求,同时栅极的偏置不会存在电势分布不均导致器件的自加热效应表征产生偏移。