半导体集成电路装置及其制造方法
摘要:
DRAM的存储器单元选择MISFET Qt的栅电极(8A)(字线)的薄层电阻和位线(BL1、BL2)的薄层电阻分别等于或小于2Ω/□。在形成栅电极(8A)(字线)或位线(BL1、BL2)的步骤期间形成周边电路的互连,由此可减少制造DRAM的步骤的数目。
公开/授权文献
0/0