-
公开(公告)号:CN1307721C
公开(公告)日:2007-03-28
申请号:CN97102023.X
申请日:1997-01-10
申请人: 尔必达存储器株式会社
IPC分类号: H01L27/108 , H01L27/10 , H01L21/8242 , H01L21/822 , H01L21/768
CPC分类号: H01L27/10894 , H01L27/10814 , H01L27/10873 , H01L27/10882 , H01L27/10885 , H01L2924/0002 , Y10S257/915 , H01L2924/00
摘要: DRAM的存储器单元选择MISFET Qt的栅电极(8A)(字线)的薄层电阻和位线(BL1、BL2)的薄层电阻分别等于或小于2Ω/□。在形成栅电极(8A)(字线)或位线(BL1、BL2)的步骤期间形成周边电路的互连,由此可减少制造DRAM的步骤的数目。
-
公开(公告)号:CN1295784C
公开(公告)日:2007-01-17
申请号:CN200410059848.8
申请日:2004-06-25
申请人: 尔必达存储器株式会社 , 株式会社日立ULSI系统 , 株式会社日立制作所
CPC分类号: G11C7/18 , H01L23/5226 , H01L27/10882 , H01L27/10897 , H01L2924/0002 , H01L2924/3011 , H01L2924/00
摘要: 在其中形成通孔的部分上形成具有相同宽度的位线和一对的两条钨布线,使得该位线和钨布线以规则间隔布置。在该钨布线之间形成用于连接到另一布线层连接的通孔。在该通孔上形成由钨制成的连接布线,从而在该通孔周围具有预先确定的裕度。在光刻处理中,形成具有足够小使得光致抗蚀剂感测不到的宽度的狭缝,从而其跨越在通孔上。
-
公开(公告)号:CN1577081A
公开(公告)日:2005-02-09
申请号:CN200410059848.8
申请日:2004-06-25
申请人: 尔必达存储器株式会社 , 株式会社日立ULSI系统 , 株式会社日立制作所
IPC分类号: G03F1/08 , H01L21/027 , H01L27/04
CPC分类号: G11C7/18 , H01L23/5226 , H01L27/10882 , H01L27/10897 , H01L2924/0002 , H01L2924/3011 , H01L2924/00
摘要: 在其中形成通孔的部分上形成具有相同宽度的位线和一对的两条钨布线,使得该位线和钨布线以规则间隔布置。在该钨布线之间形成用于连接到另一布线层连接的通孔。在该通孔上形成由钨制成的连接布线,从而在该通孔周围具有预先确定的裕度。在光刻处理中,形成具有足够小使得光致抗蚀剂感测不到的宽度的狭缝,从而其跨越在通孔上。
-
-