- 专利标题: 在双栅极FET中制造自对准源极和漏极接触件的方法
- 专利标题(英): Method of fabricating self-aligned source and drain contacts in a double gate FET
-
申请号: CN200510056262.0申请日: 2005-03-29
-
公开(公告)号: CN1716551B公开(公告)日: 2011-03-23
- 发明人: J·J·G·P·卢 , Y·V·波诺马廖夫
- 申请人: IMEC公司 , 康宁克里克菲利浦电子股份有限公司
- 申请人地址: 比利时勒芬
- 专利权人: IMEC公司,康宁克里克菲利浦电子股份有限公司
- 当前专利权人: IMEC公司,康宁克里克菲利浦电子股份有限公司
- 当前专利权人地址: 比利时勒芬
- 代理机构: 上海专利商标事务所有限公司
- 代理商 李玲
- 优先权: 04101291.5 2004.03.29 EP
- 主分类号: H01L21/336
- IPC分类号: H01L21/336 ; H01L29/786
摘要:
本发明涉及用于在基片(SOI)上形成晶体管结构的方法,该基片包含支持硅层(1)、埋入绝缘层(2)和上硅层(3),所述上硅层具有上层厚度并包含高掺杂程度,该晶体管结构包含栅极区(G1),以及源极和漏极区(5)。该方法进一步包括在上硅层(3)上形成栅极区(G1),栅极区(G1)通过介质层(GD)与上硅层(3)分开,在通过区分氧化物和/或包含层区域(4)而区分的上硅层(3)上形成开口区,通过离子注入形成高程度掺杂或高度破坏的区域(5),将开口区(O1)暴露给离子束(IB),其中区分层区域(4)和栅极区(G1)用作注入掩模。离子束(IB)包含束能量和剂量的组合,其允许上硅层(3)中埋入绝缘层(2)中源极和漏极区(5)下高掺杂程度区域(L1)和上硅层(3)中栅极区(G1)下高掺杂程度或高度破坏区(LO)的形成。
公开/授权文献
- CN1716551A 在双栅极FET中制造自对准源极和漏极接触件的方法 公开/授权日:2006-01-04