为了加载不同的传输容量，对于所有的存储单元放电电路的公共（DS）存在时，与所述开关晶体管同时控制信号（BLS）获取，通过漏极线电容的放电电路上的放电。 在发生衍生要么到地或一个Wortentladeleitung（WDL），并从那里通过字线开关晶体管（WLS）到字线（WL）的放电电路（DS）的输出处的电流。

In order to load different line capacity, a common for all memory cells discharge (DS) is available, the control signals to the switching transistors (BLS) gets the same time, drain the discharge of management capacity at the discharge on. The currents at the output of the discharge circuit (DS) which occur are derived either on ground or on a Wortentladeleitung (WDL) and from there via wordline switching transistors (WLS) to the word lines (WL).