发明公开
- 专利标题: OUTPUT LOGIC MACROCELL WITH ENHANCED FUNCTIONAL CAPABILITIES
- 专利标题(中): 输出和改进的功能可能性逻辑宏小区。
-
申请号: EP92911860.0申请日: 1992-04-29
-
公开(公告)号: EP0583371A1公开(公告)日: 1994-02-23
- 发明人: SHEN, Ju , CHAN, Albert, L. , SHANKAR, Kapil , TSUI, Cyrus
- 申请人: LATTICE SEMICONDUCTOR CORPORATION
- 申请人地址: 5555 N.E. Moore Court Hillsboro, Oregon 97124-6421 US
- 专利权人: LATTICE SEMICONDUCTOR CORPORATION
- 当前专利权人: LATTICE SEMICONDUCTOR CORPORATION
- 当前专利权人地址: 5555 N.E. Moore Court Hillsboro, Oregon 97124-6421 US
- 代理机构: Fieret, Johannes, Ir., et al
- 优先权: US19910696907 19910506
- 国际公布: WO1992020155 19921112
- 主分类号: H03K19
- IPC分类号: H03K19
摘要:
Une macrocellule logique de sortie ("OLMC" 30a) contenant une porte OU exclusif (309a) est associée aux termes de produit (P) et autres sorties d'un bloc logique tel qu'un réseau logique programmable. La macrocellule logique de sortie (30a) est capable d'assurer de meilleures fonctions, y compris des portes OU exclusif en cascade, la répartition des fonctions, l'émulation des bascules T et JK, la synchronisation asynchrone, et la sélection de remise à l'état initial. De plus, un bloc logique est utilisé en tant que source d'une impulsion d'horloge asynchrone et est connecté au système de distribution d'horloge globale (320a) d'un dispositif tel qu'un dispositif logique programmable de haute densité.
信息查询