发明授权
- 专利标题： Semiconductor memory with built-in parallel bit test mode
- 专利标题（中）： 半导体存储器内置的并行Bitprüfmodus
-
申请号： EP94100019.2申请日： 1994-01-03
-
公开(公告)号： EP0615251B1公开(公告)日： 2001-08-16
- 发明人: Ohsawa, Takashi, c/o Intellectual Property Div. , Fujii, Shuso, c/o Intellectual Property Div.
- 申请人： KABUSHIKI KAISHA TOSHIBA
- 申请人地址： 72, Horikawa-cho, Saiwai-ku Kawasaki-shi, Kanagawa-ken 210-8572 JP
- 专利权人： KABUSHIKI KAISHA TOSHIBA
- 当前专利权人： KABUSHIKI KAISHA TOSHIBA
- 当前专利权人地址： 72, Horikawa-cho, Saiwai-ku Kawasaki-shi, Kanagawa-ken 210-8572 JP
- 代理机构： Ritter und Edler von Fischern, Bernhard, Dipl.-Ing.
- 优先权： JP5171393 19930312
- 主分类号： G11C29/00
- IPC分类号： G11C29/00
公开/授权文献
- EP0615251A3 Semiconductor memory with built-in parallel bit test mode 公开/授权日：1997-02-12
信息查询
