利索-全球专利检索

  1. 登录
  2. 注册
发明公开
EP1158527A3 Integrierter Speicher mit Zeilenzugriffssteuerung zur Aktivierung und Vorladung von Zeilenleitungen und Verfahren zum Betrieb eines solchen Speichers 有权
集成存储器具有行访问控制器，以激活和行线和这种存储器的操作方法的预充电

  • 专利标题： Integrierter Speicher mit Zeilenzugriffssteuerung zur Aktivierung und Vorladung von Zeilenleitungen und Verfahren zum Betrieb eines solchen Speichers
  • 专利标题（英）： Integrated memory with word line access control for activating and precharging word lines and driving method of such memory
  • 专利标题（中）： 集成存储器具有行访问控制器，以激活和行线和这种存储器的操作方法的预充电
  • 申请号： EP01111879.1
    申请日： 2001-05-16
  • 公开(公告)号： EP1158527A3
    公开(公告)日： 2003-07-23
  • 发明人: Dietrich, Stefan, Dr. , Schöniger, Sabine , Schrögmeier, Peter , Weis, Christian
  • 申请人： Infineon Technologies AG
  • 申请人地址： St.-Martin-Strasse 53 81669 München DE
  • 专利权人： Infineon Technologies AG
  • 当前专利权人： Infineon Technologies AG
  • 当前专利权人地址： St.-Martin-Strasse 53 81669 München DE
  • 代理机构： Epping Hermann & Fischer
  • 优先权： DE10025569 20000524
  • 主分类号： G11C8/00
  • IPC分类号： G11C8/00 ;  G11C8/08
Integrierter Speicher mit Zeilenzugriffssteuerung zur Aktivierung und Vorladung von Zeilenleitungen und Verfahren zum Betrieb eines solchen Speichers
摘要：
Ein integrierter Speicher weist Speicherzellen (MC) auf, die jeweils mit einer Zeilenleitung (WL) zur Auswahl einer der Speicherzellen (MC) und mit einer Spaltenleitung (BL) zum Auslesen oder Schreiben eines Datensignals (DA) verbunden sind. Eine Zeilenzugriffssteuerung (2) dient zur Aktivierung einer der Zeilenleitungen (WL) für die Auswahl einer der Speicherzellen (MC) und zur Steuerung eines Vorladevorgangs zur Vorladung einer der Zeilenleitungen (WL). Ein Vorladebefehl (VB) leitet einen Vorladevorgang ein. Der Vorladevorgang für eine aktivierte Zeilenleitung (WLk) wird durch die Zeilenzugriffssteuerung (2) ausgelöst, wenn das Auslesen oder Schreiben eines Datensignals (DA) beendet ist und wenn eine festgelegte Zeitspanne (tmin), in der die Zeilenleitung (WLk) mindestens zu aktivieren ist, seit der Aktivierung verstrichen ist. Ein Vorladevorgang der aktivierten Zeilenleitung (WLk) wird dadurch in selbstjustierende Weise gesteuert.
摘要（英）：

An integrated memory has memory cells (MC), the (WL) for selecting one of the memory cells (MC) and to a column line (BL) to read or write a data signal (DA) are each connected to a row line. A row access controller (2) is used to activate one of the row lines (WL) for selecting one of the memory cells (MC) and to control a precharging operation to precharge one of the row lines (WL). A precharge command (VB) initiates a precharge. The precharge operation for an activated row line (WLk) is triggered by the row access controller (2) when the reading or writing of a data signal (DA) is stopped and a predetermined period (t min), is in the row line (WLk) to activate at least has elapsed since the activation. A precharge the activated row line (WLk) is controlled in self-aligned manner.

公开/授权文献
信息查询
Global Dossier Espacenet
0/0