发明公开
- 专利标题： Integrierte Schaltung für eine asynchrone, serielle Datenübertragung mit einem Billängen Zähler
- 专利标题（英）： Integrated circuit for asynchronous serial data transfer with a Billängen counter
- 专利标题（中）： 集成电路用于与位长度计数器的异步串行数据传输
-
申请号： EP06026973.5申请日： 2006-12-28
-
公开(公告)号： EP1811714A1公开(公告)日： 2007-07-25
- 发明人: Ritter, Joachim
- 申请人： Micronas GmbH
- 申请人地址： Hans-Bunte-Strasse 19 79108 Freiburg DE
- 专利权人： Micronas GmbH
- 当前专利权人： Micronas GmbH
- 当前专利权人地址： Hans-Bunte-Strasse 19 79108 Freiburg DE
- 代理机构： Patentanwälte Westphal, Mussgnug & Partner
- 优先权： DE102006003281 20060123
- 主分类号： H04L7/033
- IPC分类号： H04L7/033
摘要：
Die Erfindung bezieht sich auf, eine integrierte Schaltung (7) für eine asynchrone, serielle Datenübertragung mit Strukturen zum Ausbilden
- eines Eingangsanschlusses (30) zum Anlegen asynchroner, serieller Daten (d),
- eines Abtasters (5) zum Abtasten der asynchronen, seriellen Daten (d) mittels eines daran anliegenden Abstattaktes (aclk) und
- eines Bitlängen-Zählers (4) zum Bestimmen einer Bitdauer durch Zählen einer Anzahl (m) von Takten des Abtasttaktes (aclk) oder eines Bitlängen-Zählertaktes (xclk),
wobei
- ein Bitlängenanschluss (32) zum variablen Einstellen der Anzahl (m) der Takte des Bitlängen-Zählers (4) an der integrierten Schaltung (7) und/oder am Bitlängen-Zähler (4) ausgebildet ist.
- eines Eingangsanschlusses (30) zum Anlegen asynchroner, serieller Daten (d),
- eines Abtasters (5) zum Abtasten der asynchronen, seriellen Daten (d) mittels eines daran anliegenden Abstattaktes (aclk) und
- eines Bitlängen-Zählers (4) zum Bestimmen einer Bitdauer durch Zählen einer Anzahl (m) von Takten des Abtasttaktes (aclk) oder eines Bitlängen-Zählertaktes (xclk),
wobei
- ein Bitlängenanschluss (32) zum variablen Einstellen der Anzahl (m) der Takte des Bitlängen-Zählers (4) an der integrierten Schaltung (7) und/oder am Bitlängen-Zähler (4) ausgebildet ist.
公开/授权文献
信息查询
