发明公开
- 专利标题： EFFIZIENTE FEHLERANALYSE DURCH SIMULIERTEN FEHLER IN EINEM DIGITALEN ZWILLING
- 专利标题（英）： EFFICIENT ERROR ANALYSIS BY MEANS OF SIMULATED ERRORS IN A DIGITAL TWIN
-
申请号： EP19194048.5申请日： 2019-08-28
-
公开(公告)号： EP3786746A1公开(公告)日： 2021-03-03
- 发明人: Baudisch, Thomas , Metzner, Maximilian , Montrone, Francesco , Peschke, Jörn , Rossgoderer, Ulrich
- 申请人： Siemens Aktiengesellschaft , Friedrich-Alexander-Universität Erlangen-Nürnberg
- 申请人地址： DE 80333 München Werner-von-Siemens-Straße 1; DE 91054 Erlangen Schlossplatz 4
- 代理机构： Maier, Daniel Oliver
- 主分类号： G05B23/02
- IPC分类号： G05B23/02
摘要：
Die vorliegende Erfindung betrifft ein Verfahren und eine Vorrichtung zum Identifizieren von Fehlerursachen bei automatisierten Anlagen, sowie eine automatisierte Anlage umfassend die Vorrichtung zum Identifizieren von Fehlerursachen bei automatisierten Anlagen. Es wird in einem digitalen Zwilling der automatisierten Anlage wenigstens ein Element des digitalen Zwillings als fehlerhaft angenommen und dann mit dem digitalen Zwilling bis zu einem Fehlerzeitpunkt simuliert. Basierend auf dem wenigstens einen als fehlerhaft angenommenen Element wird wenigstens ein fehlerhaftes Element der automatisierten Anlage als Fehlerursache identifiziert.
信息查询
