Invention Patent
- Patent Title: パッケージ基板に対するワイヤボンドなしでアセンブリ内の信号端子の2重の組を使用するスタブ最小化
- Patent Title (English): Stub minimization using a double set of signal terminals in the assembly without wire bonds to the package substrate
- Patent Title (中): 使用双组信号端子在装配无引线键合到封装衬底存根最小化
-
Application No.: JP2014534599Application Date: 2012-09-26
-
Publication No.: JP2015503214APublication Date: 2015-01-29
- Inventor: クリスプ,リチャード・デューイット , ゾーニ,ワエル , ハーバ,ベルガセム , ランブレクト,フランク
- Applicant: インヴェンサス・コーポレイション
- Assignee: インヴェンサス・コーポレイション
- Current Assignee: インヴェンサス・コーポレイション
- Priority: US201261600483 2012-02-17; US201161542553 2011-10-03
- Main IPC: H01L25/065
- IPC: H01L25/065 ; G11C5/00 ; H01L23/12 ; H01L25/07 ; H01L25/18 ; H01L27/10
Abstract:
超小型電子アセンブリ200は、回路パネル154と、回路パネルの第1の表面150及び第2の表面152のそれぞれに取り付けられた第1の超小型電子パッケージ100A及び第2の超小型電子パッケージ100Bとを備えることができる。各パッケージ100は、超小型電子素子101と、第1の表面108及び第2の表面110を有する基板102と、第2の表面において露出する端子104とを含むことができる。端子104は、理論的軸132の第1の側及び逆の第2の側のそれぞれに配置される第1の端子の第1の組114及び第2の組124を含む複数の第1の端子を有することができる。第1の端子104は、超小型電子素子101のメモリ記憶アレイの全ての利用可能なアドレス指定可能メモリ位置の中から1つのアドレス指定可能メモリ位置を決定するのにパッケージ100内の回路によって使用可能なアドレス情報を運ぶように構成することができる。第1の組114内の第1の端子104の信号割り当ては、第2の組124内の第1の端子の信号割り当ての鏡像であることができる。【選択図】図8A
Public/Granted literature
- JP5964438B2 パッケージ基板に対するワイヤボンドなしでアセンブリ内の信号端子の2重の組を使用するスタブ最小化 Public/Granted day:2016-08-03
Information query
IPC分类: