- 专利标题： 制限付きゲートレベルレイアウトアーキテクチャにおける交差結合トランジスタレイアウト
- 专利标题（英）： JP2018067726A - Crossings in restricted gate level layout architecture coupled transistor layout
-
申请号： JP2017233065申请日： 2017-12-05
-
公开(公告)号： JP2018067726A公开(公告)日： 2018-04-26
- 发明人: ベッカー スコット ティー
- 申请人： テラ イノヴェイションズ インコーポレイテッド
- 申请人地址： アメリカ合衆国 カリフォルニア州 95032 ロス ガトス アルベルト ウェイ 485 スウィート 115
- 专利权人： テラ イノヴェイションズ インコーポレイテッド
- 当前专利权人： テラ イノヴェイションズ インコーポレイテッド
- 当前专利权人地址： アメリカ合衆国 カリフォルニア州 95032 ロス ガトス アルベルト ウェイ 485 スウィート 115
- 代理商 辻居 幸一; 熊倉 禎男; 大塚 文昭; 西島 孝喜; 須田 洋之; 上杉 浩; 岩崎 吉信
- 优先权： US61/042,709 2008-04-04 US61/036,460 2008-03-13 US61/050,136 2008-05-02 US61/045,953 2008-04-17 US12/402,465 2009-03-11
- 主分类号： H01L27/04
- IPC分类号： H01L27/04 ; H01L21/82 ; H01L21/8238 ; H01L27/092 ; H01L21/8244 ; H01L27/11 ; H03K3/356 ; H01L21/822
摘要：
【課題】制限付きゲートレベルレイアウトアーキテクチャにおける交差結合トランジスタのレイアウト技術を提供する。 【解決手段】第1のPチャンネルトランジスタ、第1のNチャンネルトランジスタ、第2のPチャンネルトランジスタ、及び第2のNチャンネルトランジスタの各々は、共通ノードに電気的に接続されたそれぞれの拡散端子を有する。第1、第2、第3、及び第4のゲート電極の各々は、平行に配向されたいくつかのゲート電極トラックのうちのいずれかに沿って、そのゲート電極トラックに隣接するゲート電極トラックに関連付けられたいずれのゲートレベル特徴部レイアウトチャンネル内に形成されたゲートレベル特徴部とも物理的に接触することなく延びるように形成される。 【選択図】図4
公开/授权文献
- JP6462838B2 制限付きゲートレベルレイアウトアーキテクチャにおける交差結合トランジスタレイアウト 公开/授权日：2019-01-30
信息查询
IPC分类:
