Invention Patent
- Patent Title: 用於ＰＭＯＳ整合之第ＩＶ族電晶體
- Patent Title (English): COLUMN IV TRANSISTORS FOR PMOS INTEGRATION
- Patent Title (中): 用于ＰＭＯＳ集成之第ＩＶ族晶体管
-
Application No.: TW107102233Application Date: 2012-12-18
-
Publication No.: TW201824567APublication Date: 2018-07-01
- Inventor: 葛雷斯 葛蘭 , GLASS, GLENN , 莫希 安拿 , MURTHY, ANAND
- Applicant: 美商英特爾股份有限公司 , INTEL CORPORATION
- Assignee: 美商英特爾股份有限公司,INTEL CORPORATION
- Current Assignee: 美商英特爾股份有限公司,INTEL CORPORATION
- Agent 林志剛
- Priority: PCT/US11/66129 20111220
- Main IPC: H01L29/78
- IPC: H01L29/78 ; H01L21/28
Abstract:
所揭露之技術係用以形成第IV族電晶體裝置，其具有高鍺濃度之源極/汲極區域，且相對傳統裝置表現出降低的寄生電阻。在某些範例具體實施例中，源極/汲極區域之每一者包括薄的p型矽或鍺或矽鍺沉積，且源極/汲極材料沉積的剩餘物為p型鍺或鍺合金(例如鍺：錫或其他適合的應變誘導物，且具有至少80原子百分比的鍺含量及20原子百分比或更低的其他成分)。在某些情況中，應變鬆弛的證據可於富含鍺的蓋層中觀察到，包括錯位差排及/或穿透差排及/或雙晶。可使用許多電晶體組態，包括平面及非平面電晶體結構兩者(例如鰭式場效電晶體及奈米線電晶體)、以及應變及非應變通道結構。
Public/Granted literature
- TWI690084B 用於ＰＭＯＳ整合之第ＩＶ族電晶體 Public/Granted day:2020-04-01
Information query
IPC分类:
