发明授权
US07065668B2 Apparatus for selecting and outputting either a first clock signal or a second clock signal
失效
用于选择和输出第一时钟信号或第二时钟信号的装置
- 专利标题： Apparatus for selecting and outputting either a first clock signal or a second clock signal
- 专利标题（中）： 用于选择和输出第一时钟信号或第二时钟信号的装置
-
申请号： US10936986申请日： 2004-09-09
-
公开(公告)号： US07065668B2公开(公告)日： 2006-06-20
- 发明人: Tsukasa Kosuda , Motomu Hayakawa
- 申请人： Tsukasa Kosuda , Motomu Hayakawa
- 申请人地址： JP Tokyo
- 专利权人： Seiko Epson Corporation
- 当前专利权人： Seiko Epson Corporation
- 当前专利权人地址： JP Tokyo
- 代理商 Mark P. Watson
- 优先权： JP2000-100122 20000331; JP2000-100123 20000331; JP2001-91111 20010327
- 主分类号： G06F1/04
- IPC分类号： G06F1/04
摘要：
By using a CR oscillating circuit and a PLL oscillating circuit selectively, these two oscillating circuits are used as a high frequency, low power consumption, short waiting time for stable oscillation, and low operating voltage oscillating circuit.
公开/授权文献
- US20050030112A1 Information processing apparatus 公开/授权日：2005-02-10
信息查询
