利索-全球专利检索

  1. 登录
  2. 注册
发明授权
US07929361B2 Circuit using a shared delay locked loop (DLL) and method therefor 有权
电路使用共享延迟锁定环（DLL）及其方法

Circuit using a shared delay locked loop (DLL) and method therefor
摘要：
A transceiver (222) includes a receive circuit (320), a transmit circuit (340), a shared delay locked loop (DLL) (360), and a controller (210). The receive circuit (320) has a first input coupled to an external data terminal, a second input coupled to an external data strobe terminal, and an output coupled to an internal data terminal. The transmit circuit (340) has a first input coupled to the internal data terminal, a second input for receiving an internal clock signal, a first output coupled to the external data terminal, and a second output coupled to the external data strobe terminal. The controller (210) enables the shared DLL (360) for use by the receive circuit (320) during a receive cycle, and enables the shared DLL (360) for use by the transmit circuit (340) during a transmit cycle.
摘要（中）：

收发器（222）包括接收电路（320），发射电路（340），共享延迟锁定环（DLL）（360）和控制器（210）。 接收电路（320）具有耦合到外部数据终端的第一输入，耦合到外部数据选通端的第二输入和耦合到内部数据终端的输出。 发射电路（340）具有耦合到内部数据终端的第一输入端，用于接收内部时钟信号的第二输入端，耦合到外部数据端子的第一输出端和耦合到外部数据选通端子的第二输出端。 控制器（210）使得共享DLL（360）能够在接收周期期间由接收电路（320）使用，并且使得共享DLL（360）能够在发送周期期间由发送电路（340）使用。

公开/授权文献
信息查询
Espacenet
0/0