发明授权
- 专利标题： System for detecting a reset condition in an electronic circuit
- 专利标题（中）： 用于检测电子电路中的复位状态的系统
-
申请号： US13106688申请日： 2011-05-12
-
公开(公告)号： US08228099B2公开(公告)日： 2012-07-24
- 发明人: Jay Scott Fuller
- 申请人： Jay Scott Fuller
- 申请人地址： CA Mississauga
- 专利权人： Certicom Corp.
- 当前专利权人： Certicom Corp.
- 当前专利权人地址： CA Mississauga
- 代理机构： Novak Druce + Quigg LLP
- 主分类号： H03L7/00
- IPC分类号： H03L7/00
摘要：
A system for detecting the assertion of a reset signal. A plurality of circuit elements is configurable by a reset signal to output a string of data values in a predetermined pattern. A comparator receives the string of data values and determines whether the string of data values matches the predetermined pattern. If so, the comparator generates an output signal indicative of a reset. In one embodiment, the output signal of the comparator can be used to automatically trigger a reset if the reset signal has not been asserted.
公开/授权文献
信息查询
