发明授权
- 专利标题： Flexible RAM clock enable
- 专利标题（中）： 灵活的RAM时钟使能
-
申请号： US12145440申请日： 2008-06-24
-
公开(公告)号： US08271821B2公开(公告)日： 2012-09-18
- 发明人: Jinyong Yuan , Christopher F. Lane , David E. Jefferson , Vaughn Betz
- 申请人： Jinyong Yuan , Christopher F. Lane , David E. Jefferson , Vaughn Betz
- 申请人地址： US CA San Jose
- 专利权人： Altera Corporation
- 当前专利权人： Altera Corporation
- 当前专利权人地址： US CA San Jose
- 代理机构： Womble Carlyle Sandridge & Rice, LLP
- 主分类号： G06F1/04
- IPC分类号： G06F1/04 ; G06F1/12
摘要：
A first set of configuration logic is configurable to provide a first port input clock signal for controlling input registers of a first port of a memory block. A second set of configuration logic is configurable to provide a second port input clock signal for controlling input registers of a second port of the memory block.
公开/授权文献
- US20080253220A1 Flexible RAM Clock Enable 公开/授权日：2008-10-16
信息查询
