再颁专利
- 专利标题： Enhanced planarization technique for an integrated circuit
- 专利标题（中）： 集成电路的增强平面化技术
-
申请号： US09998595申请日： 2001-11-16
-
公开(公告)号： USRE39690E1公开(公告)日： 2007-06-12
- 发明人: Alex Kalnitsky , Yih-Shung Lin
- 申请人： Alex Kalnitsky , Yih-Shung Lin
- 申请人地址： US TX Carrollton
- 专利权人： STMicroelectronics, Inc.
- 当前专利权人： STMicroelectronics, Inc.
- 当前专利权人地址： US TX Carrollton
- 代理商 Lisa K. Jorgenson; Bryan A. Santarelli
- 主分类号： H01L23/58
- IPC分类号： H01L23/58
摘要：
A method for planarizing integrated circuit topographies, wherein, after a first layer of spin-on glass is deposited, a layer of low-temperature oxide is deposited before a second layer of spin-on glass.
信息查询
IPC分类:
