Invention Application
- Patent Title: 多層配線基板の製造方法
- Patent Title (English): Method for producing multilayer wiring substrate
- Patent Title (中): 生产多层布线基板的方法
-
Application No.: PCT/JP2009/070229Application Date: 2009-12-02
-
Publication No.: WO2010073882A1Publication Date: 2010-07-01
- Inventor: 佐藤 真隆
- Applicant: 富士フイルム株式会社 , 佐藤 真隆
- Applicant Address: 〒1068620 東京都港区西麻布2丁目26番30号 Tokyo JP
- Assignee: 富士フイルム株式会社,佐藤 真隆
- Current Assignee: 富士フイルム株式会社,佐藤 真隆
- Current Assignee Address: 〒1068620 東京都港区西麻布2丁目26番30号 Tokyo JP
- Agency: 中島 淳
- Priority: JP2008-334611 20081226
- Main IPC: H05K3/46
- IPC: H05K3/46 ; H05K3/18 ; H05K3/26 ; H05K3/42
Abstract:
(A)表面に電気導通可能な部位を有する基板の該表面に、絶縁層を形成する工程と、(B)該絶縁層をレーザー又はドリルにより部分的に除去し、ビアホールを形成する工程と、(C)前記(B)工程にてビアホールが形成された面に対しデスミア処理を行い、前記ビアホールの底部における前記絶縁層の残渣を除去する工程と、(D)前記(C)工程にてデスミア処理が行われた面上に、めっき触媒元素と相互作用を形成する官能基及び重合性基を有する樹脂を用いて樹脂層を形成する工程と、(E)前記(D)工程により形成された樹脂層中の、少なくともビアホールの底部の樹脂層を、処理液を付与して除去する工程と、(F)残存する樹脂層に対してめっき触媒を付与した後、めっきを行う工程と、を含む多層配線基板の製造方法。
Information query