Invention Application
- Patent Title: 配線基板の製造方法
- Patent Title (English): Method for producing circuit board
- Patent Title (中): 生产电路板的方法
-
Application No.: PCT/JP2012/002705Application Date: 2012-04-19
-
Publication No.: WO2012147313A1Publication Date: 2012-11-01
- Inventor: 檜森 剛司 , 勝又 雅昭 , 近藤 俊和
- Applicant: パナソニック株式会社 , 檜森 剛司 , 勝又 雅昭 , 近藤 俊和
- Applicant Address: 〒5718501 大阪府門真市大字門真1006番地 Osaka JP
- Assignee: パナソニック株式会社,檜森 剛司,勝又 雅昭,近藤 俊和
- Current Assignee: パナソニック株式会社,檜森 剛司,勝又 雅昭,近藤 俊和
- Current Assignee Address: 〒5718501 大阪府門真市大字門真1006番地 Osaka JP
- Agency: 内藤 浩樹
- Priority: JP2011-099185 20110427
- Main IPC: H05K3/40
- IPC: H05K3/40 ; H01B13/00 ; H05K3/46
Abstract:
配線基板の製造方法は、繊維片収容ペーストを準備するステップと、ろ過済み回収ペーストを作製するステップと、リユースペーストを作製するステップと、保護フィルムを貼り付けるステップと、孔を形成するステップと、リユースペーストを孔に充填するステップを有する。さらに、リユースペーストからなる突出部を形成するステップと、第2のプリプレグの両面に金属箔を配置し、加圧するステップと、第2のプリプレグを加熱し、第2のプリプレグとリユースペーストを硬化するステップと、金属箔を配線パターンに加工するステップを有する。
Information query